完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我们有3个VCU108开发板，并使用vivado 2015.4工具从GTH转发器生成1.5G（SATA Gen-I）。 我的问题是，我们的3个VCU108板中只有一个是可靠的SATA PHY。 另外两个，CPLL是不稳定的，并且经常下降和失锁。 PHY在连接到FMC HPC0的外部板上使用具有300MHx输入时钟的CPLL。 我们所有三个FMC子卡的行为与每个VCU108基卡的行为方式相同 - 总是一个VCU108基卡是正常的，另外两个是不稳定的。 VCU108上GTH收发器的稳定性是否存在已知问题？ 
0
|
|
相关推荐
2个回答
|
|
|
你好philoxsemi，
您是否尝试运行Ibert示例设计以检查链接信号是否已断言。 http://www.xilinx.com/products/boards-and-kits/ek-u1-vcu108-g.html?resultsTablePreSelect=documenttype:SeeAll#documentation 您能否测量两个故障板的系统时钟输入信号和参考时钟输入信号的信号质量。使用IBERT示例设计检查Nearend PMA环回。 检查输入时钟保持相位噪声掩模。 http://www.xilinx.com/support/answers/63026.html 谢谢， Sarada -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用，请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- |
|
|
|
|
|
尝试使用下面的时钟结构来了解refclk是否在故障板上达到CPLL .IBUFDS_GTE3 - > BUFG_GT - > ODDR - >引脚
-------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2414 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1066浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
577浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
437浏览 1评论
1998浏览 0评论
722浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2152
评论
淘帖
2401
