完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1156
|
你好，
我编写了一个Tcl脚本来合成Vivado Design Suite 2014.4中的设计（适用于Zynq ZC 706）。 设计中的库未编译。弹出错误，表示找不到特定的.vhd文件。 我检查了.vhd＆amp;的路径。 它是正确的。 谁能告诉我如何将库添加到设计中并使用Tcl脚本编译它们 提前致谢 问候 Sushma Huddar 
0
|
|
相关推荐
2个回答
|
|
|
@sushmahuddar，
read_vhdl或read_verilog应该对你有所帮助。 read_vhdl -library [-quiet] [-verbose] read_verilog [-library] [-sv] [-quiet] [-verbose] .... 在TCL上查看这个UG以了解有关此命令的更多信息。 http://www.xilinx.com/support/documentation/sw_manuals/xilinx2015_4/ug835-vivado-tcl-commands.pdf --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- |
|
|
|
|
|
@sushmahuddar，
如果您不熟悉在Vivado中使用Scripts / non-project模式，那么下面的Tutorial和UG将非常有用。 教程：HTTP：//www.xilinx.com/support/documentation/sw_manuals/xilinx2015_4/ug888-vivado-design-flows-overview-tutorial.pdf UG：HTTP：//www.xilinx.com/support/documentation/sw_manuals/xilinx2015_4/ug892-vivado-design-flows-overview.pdf 查看非项目模式的章节。 --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2427 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
3251
