完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我在一个TOP VHDL模块下有一个Microblaze处理器和其他VHDL RTL。 我在Microblaze处理器上写了一些固件C应用程序。 我正在编译C代码以获得输出精灵。 整个系统按预期工作。 现在我正在尝试使用TCL脚本构建项目。 我能够使用TCL脚本生成.bit文件。 但我没有找到任何方法将固件C文件(在SDK中)添加到Microblaze处理器并使用TCL脚本编译它们。 这样做有什么标准方法吗? 以上来自于谷歌翻译 以下为原文 Hi, I have a Microblaze processor and other VHDL RTL under one TOP VHDL module. I have written some firmware C application on Microblaze processor. I am compiling the C code to get the output elf. The whole system is working as expected. Now I am trying to build the project using TCL scripting. I am able to generate .bit file using TCL script. But I did not find any way to add the firmware C files(in SDK) to the Microblaze processor and compile them using TCL script. Is there any standard way of doing this? |
|
相关推荐
2个回答
|
|
喜
你看过http://www.ilinx.com/support/documentation/sw_manuals/xilinx2014_3/SDK_Doc/concepts/sdk_c_batch_mode.htm 有预定义的命令可以帮助您这样做。 --hem -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用,请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- 以上来自于谷歌翻译 以下为原文 hi, have you looked at http://www.xilinx.com/support/documentation/sw_manuals/xilinx2014_3/SDK_Doc/concepts/sdk_c_batch_mode.htm there are pre-defined commands that help you do this. --hem ---------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. ---------------------------------------------------------------------------------------------- |
|
|
|
此外,如果您使用的是2015.1版本,则可以查看答案记录:http://www.xilinx.com/support/answers/64200.html
以上来自于谷歌翻译 以下为原文 In addition, if you are using 2015.1 version, you can check the answer record: http://www.xilinx.com/support/answers/64200.html |
|
|
|
只有小组成员才能发言,加入小组>>
2413 浏览 7 评论
2820 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2456 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1028浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
576浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
434浏览 1评论
1998浏览 0评论
721浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-18 09:48 , Processed in 1.677307 second(s), Total 78, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号