完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我想在nexys 4 ddr上配置外部中断。 我目前有一个微型BD设置,其硬件和比特流在SDK中导出和启动。 我的BD配置包括2个AXI GPIO IP(其中GPIO_0 = 16位LED,GPIO_1 = 16位DIP开关)。 GPIO_1已选中“启用中断”框,因此从该GPIO连接到concat microblaze IP(然后连接到AXI中断控制器)。 concat模块的宽度仅为[0:0],因此我只使用单个DIP开关来触发外部中断。 在块自动化等之前最初配置微膨胀时,我也检查了“中断”框。 所以我猜这是你需要从硬件方面做的所有事情。 现在我完全不确定如何在SDK中配置端。 我已经为SDK中的LED和开关设置了GPIO配置,并且有一个简单的轮询程序,并且LED与开关完美配合。 所以我只需要覆盖外部中断端。 我看到人们的博客和什么不是,他们包括各种头文件和东西,我在想:“他们从哪里得到这些信息???” 有人可以帮忙吗? 我附上了我的方框图的打印屏幕。 |
|
相关推荐
1个回答
|
|
所以我已经配置了外部中断并让它们触发上升和下降沿(它们只是触发上升沿)。
我已将AXI中断控制器配置为使用“快速中断逻辑”,我手动将所有字段(中断类型,电平类型,边沿类型)设置为0xFFFFFFFF。 处理器中断类型设置为“edge int”,边缘类型设置为“rising”。 在高级选项卡中,除“启用中断级别寄存器”外,所有寄存器用法框都被勾选。 我没有更改其他选项卡中的任何其他内容。 我猜这是一个电压反弹问题,但不确定。 在调试模式下单步执行我的程序允许我为每个按下按钮输入我的ISR例程...以及按钮释放。 我正在使用5位按钮来触发中断。 有任何想法吗? |
|
|
|
只有小组成员才能发言,加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2427 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
755浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 08:34 , Processed in 1.244247 second(s), Total 77, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号