完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我在我的设计中使用Xc7a200t
对于Jtag接口，（通过FPGA jtag接口编程spi flash）， 什么应该是JTAG vref？ 与VCCO（3.3V）或VAUX（1.8V）相同。（使用平台电缆u***2） jtag还需要上拉或内部上拉是否足够好 问候 斧头 
0
|
|
相关推荐
4个回答
|
|
|
@akshayhublikar你查过UG470了吗？
从UG查看此快照 -Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- 在原帖中查看解决方案 |
|
|
|
|
|
@akshayhublikarCheck AC701原理图。
你的所有问题都会清楚 https://secure.xilinx.com/webreg/login.do?oamProtectedResource=wh%3Dwww.xilinx.com%20wu%3D%2Fwebreg%2Fclickthrough.do%3Fcid%3D201724%26license%3DRefDesLicense%26filename%3Dac701-schematic- xtp218-rev1-0.pdf％26languageID％3D1％20wo％3D1％20rh％3Dhttps％3A％2F ... -Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- |
|
|
|
|
|
|
|
|
|
|
|
@akshayhublikar你查过UG470了吗？
从UG查看此快照 -Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2355 浏览 7 评论
2776 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2245 浏览 9 评论
3321 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2408 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
721浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
515浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
324浏览 1评论
728浏览 0评论
1927浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2533
评论
淘帖
1408
