完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我试图让FIR编译器的data_tvalid端口控制基本上我的VHDL黑盒子的开/关开关。 我虽然得到了追随者; “此块的输入必须以单一速率运行。”速率和类型错误检查“期间发生错误。 当我将一个ingate块放入完成端口，样本周期为1时程序编译。 因此，我尝试将FIR中的通道规范选项卡下的input_sample_period（也尝试过的Output_sample_period）与1匹配。 但这没有帮助。 任何帮助，将不胜感激。 
0
|
|
相关推荐
4个回答
|
|
|
为什么使用FIR编译器与blackbox。
您可以直接使用FIR编译器块。 当设计中的采样率不匹配时会出现错误 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
问题可能是设置端口数据速率的黑匣子的m文件。
它可能与您的FIR编译器正在做的不同。 我建议将SysGen令牌中的端口显示更改为“Normalized Sample Rates”以帮助调试它。 www.xilinx.com |
|
|
|
|
|
黑匣子被用作延迟模块，其延迟可以通过开关实时改变。
我需要fir的数据有效信号为4e + 8（与模拟时钟相同）。 我尝试改变冷杉的输出采样周期（见下图），但遇到了更多问题。 是否有一个块可以帮助我增加进入黑匣子的采样周期？ |
|
|
|
|
|
我不确定它是否只是不好的做法，或者它是否会工作但是我通过一个门输出信号然后进入门（见下文）来改变速率并且它编译没有错误。
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1113浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
446浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1565
评论
淘帖
201
