完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
您使用的是哪种工具？ Thsi是ISE教程，可以帮助您入门。 http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/ise_tutorial_ug695.pdf 有关时序约束，请查看本用户指南， http://www.xilinx.com/itp/xilinx10/books/docs/timing_constraints_ug/timing_constraints_ug.pdf 在原帖中查看解决方案 |
|
|
|
|
|
嗨，
您使用的是哪种工具？ Thsi是ISE教程，可以帮助您入门。 http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/ise_tutorial_ug695.pdf 有关时序约束，请查看本用户指南， http://www.xilinx.com/itp/xilinx10/books/docs/timing_constraints_ug/timing_constraints_ug.pdf |
|
|
|
|
|
1）ISE 13.4的最高级手册（最后一个ISE版本，其中帮助 - >软件手册未被破坏）具有此流程图。
如果使用GUI，则设计实现的步骤将自动完成。 否则，您需要运行XST（合成），NGDBuild（转换），map，par（地方和路径）和bitgen（生成比特流）。 2）时序约束让工具知道设计需要运行的速度，因此他们可以正确地创建至少以所需速度运行的逻辑。 这是一个非常简单的答案，因为需要约束许多类型的时序以确保设计在硬件中工作。 - Gabor |
|
|
|
|
|
先生，谢谢你的帮助
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2360 浏览 7 评论
2780 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2247 浏览 9 评论
3324 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2413 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
729浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
524浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
336浏览 1评论
742浏览 0评论
1935浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1708
评论
淘帖
1719
