完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，我刚刚购买了我的第一个FPGA开发板，一个Nexys4 DDR，我无法运行第一个bitfile。
我正在做Vivado VHDL教程。 仿真工作，我可以生成一个位文件，但是当我对电路板进行编程时，无论滑动开关设置如何，都没有任何LED做任何事情。有人指出我可以看一些简单的Nexys4项目，所以我可以看到什么 我这个教程错了吗？ 使用LED和开关的那些将是好的，任何表明我可以生成工作位文件的东西。我已经成功地从Nexys4 DDR用户演示中编写了位文件，所以我知道事情的一面是可以的。 我只是做错了，无论是在教程VHDL，约束，还是其他我无能为力的事情上！我对VHDL感到有信心：我刚刚用GHDL构建了一个16位的微编码CPU ，但我需要在Vivado和Nexys4方面提供一些帮助。非常感谢您的帮助。 养兔场 P.S我还没有看过其他教程，例如http://www.xilinx.com/support/documentation/sw_manuals/xilinx2013_4/ug937-vivado-design-suite-simulation-tutorial.pdf。 但是一些已知的工作项目将是一个真正的好处。 我只想写一个我自己生成的工作位文件！ P.P.S附件是VHDL文件和约束文件。 tutorial.xdc 2 KB tutorial.txt 1 KB 
0
|
|
相关推荐
3个回答
|
|
|
你可以在较慢的时钟上尝试一些小计数器。
使用chipcope调试你的设计 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
实际上，我需要一个有效的Nexys4项目，所以我可以判断它是我的VHDL是错还是别的。
我刚刚发现了一个有点复杂的项目：http：//digilentinc.com/Data/Products/NEXYS4DDR/Nexys4DDR_Vivado_Basic.zip。 它来自Vivado的旧版本，但我可以从它生成一个有效的比特流。 所以我至少可以从这开始。 但是：任何其他更简单，更有效的Nexys4项目都会受到欢迎。 干杯，沃伦 |
|
|
|
|
|
好的，通过挖掘Nexys4DDR_Vivado_Basic.zip项目，我能够获得原始教程。
从那里，我推断出教程zip文件中的约束文件不起作用，但是一旦取消注释开关和LED，官方的Nexys4约束文件就可以工作。 此外，我能够从原始教程VHDL文件中删除这些行： 图书馆UNISIM; 使用UNISIM.VComponents.all; 但也许我会在其他项目中需要这些线条。 无论如何，我附上了一套工作资源，以防其他人被卡在上面。 干杯，沃伦 tutorial.zip 5 KB |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1133浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
726浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1726
评论
淘帖
9339
