完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
读写,
q1如果端口A正在写入且端口B正在读取,则端口A处于写入优先/读取第一操作模式。 它为doutA提供了新值/旧值...但它是否写入doutB? q2如果不是那么。如果A在写入时端口B读取相同的地址,那么该值是多少? 如果是,那么端口B将如何知道端口A正在写入与端口B正在读取的地址相同的地址。 和端口B必须接受doutB上已有的数据。 该地址而非阅读地点? q3是否有任何额外的逻辑实现用于地址匹配,以便让B知道端口A的动作? q4在写写情况下启用异步异步时钟时要采取的确切步骤是什么? |
|
相关推荐
1个回答
|
|
如果A和B端口在不同的时钟上,则对相同地址的相对端口的任何写入和读取都是争用。
保证写入成功,但读取时返回的数据是垃圾 - 它可能是旧的,新的,两者的组合,或完全的乱码。 如果CLKA的上升沿与CLKB的上升沿“太接近”,则会产生争用; 精确的分离显示在数据表中。 如果两个端口由同一时钟计时,那么如果写端口在READ_FIRST中,则另一端口上的读取可以成功。 但是,如果写端口在WRITE_FIRST或NO_CHANGE中,则从另一个端口读取的数据无效。 所有这些都在第18-19页的Block RAM资源用户指南(UG473 v1.11)的“冲突避免”一节中有详细说明。 所以, 问题1:DOUTB永远不会从DINA获得价值 q2:如果A端口是READ_FIRST,并且时钟是同步的,则DOUTB是旧值。 在所有其他情况下,DOUTB是垃圾 q3:否 - 必须在结构逻辑中构建。 但是,如果时钟是异步的,由于时钟交叉电路的延迟,这将很难做到 q4:不要写入两个端口上的相同位置。 虽然您不会损坏设备,但RAM中的结果数据将是垃圾 Avrum |
|
|
|
只有小组成员才能发言,加入小组>>
2406 浏览 7 评论
2816 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2285 浏览 9 评论
3366 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2450 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
851浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
565浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
420浏览 1评论
1992浏览 0评论
715浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-13 18:45 , Processed in 1.232959 second(s), Total 79, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号