完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
大家好，
我在乘法模式下使用浮点7.0核心，即使对于小输入值，大多数时候核心输出也会非常高， 核心配置： 1.在非阻塞模式下，单精度浮点 2.输入“a”是常量（32位） 3.输入“b”是以108Mhz（32位）变化的值 4.一旦输入b可用就生成有效并且永远有效，因为我将在108Mhz接收新的“b”值。 仅供我参加工作而非工作条件快照，请帮助我...... ---在两种情况下将MULti3_B_DATAIN与常量“0.2956”（HEX表示3e975b03）相乘以获得有效结果 谢谢 Naveen S. 
0
|
|
相关推荐
4个回答
|
|
|
|
|
|
|
|
|
您是否正确地将VHDL实数值转换为FP IP期望的有效IEEE 754位向量？
转到此网页http://babbage.cs.qc.cuny.edu/IEEE-754.old/Decimal.html并将您的实数转换为IP可以理解的位向量。 然后检查IP的输出是否与预期输出实际值的位向量匹配。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
|
|
|
|
|
|
|
很难看出哪些值被输入到IP中。
发布显示＆amp; amp;的波形。 b IP和输出向量的输入向量。 显示稳定输入的32位十六进制值＆amp; 经过足够的延迟周期后输出。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1177浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1176
评论
淘帖
332
