[问答]

怎么将FPGA内部差分终端用于输入？

问答对人有帮助，内容完整，我也想知道答案 0 我正在为kintex 7 325T-FFG676设备设计原理图。在我的设计中，一些ADC提供10位并行LVDS输出，其电压电平如下：逻辑低= 1.075 V. 逻辑高= 1.375 V. 差分输出= 350 mV 共模= 1.25 V. 我需要将这些引脚连接到FPGA。我想将FPGA内部差分终端用于输入。我的问题是： 1）我应该将引脚连接到HP或HR库吗？ 2）连接到ADC的银行的Vcco值应该是多少？ 3）多个bank的Vcco引脚可以连接到不同的电压吗？像银行12 Vcco连接到1.8 V和银行13 Vcco连接到2.5伏？谢谢。 0
2020-3-23 09:58:00　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答举报乔军相关推荐 • 求FPGA 7系列的内部或外部端接？ 3294 • 请问ADAS3022的单端输入、差分输入可以通过FPGA来设置吗 2230 • 如何避免FPGA内部操作和ADC数据之间的同步问题？ 1969 • ADAS3022的单端输入、差分输入可以通过FPGA来设置吗？可以自由切换吗？ 211 • 如何计算差分输入电压？ 5794 • 如何将LvCmos 2.5 i / o转换为Fpga内的差分信令（Lvds）吗？ 2292 • AD7622在内部参考Vref=2.048、伪差分的输入下，分辨率还会是62.5uV吗？ 231 • 什么是高压差分探头？高压差分探头具有哪些功能 3011 • 急急急各位帮个忙有做过差分输入差分输入差分输出的... 3416 • 请问ad8331怎么配置差分输入？ 291 2个回答

答案对人有帮助，有参考价值 0 你可以从表13中给出的数据表中查看kintex-7的lvds规格 http://www.xilinx.com/support/documentation/data_sheets/ds182_Kintex_7_Data_Sheet.pdf 比较规格，看看它们是否合适。 lvds可在HP银行获得，而lvds_25可在HR银行获得。有关selectIO用户指南的此检查的更多详细信息 http://www.xilinx.com/support/documentation/user_guides/ug471_7Series_SelectIO.pdf

2020-3-23 10:10:42 评论举报刘丰标

答案对人有帮助，有参考价值 0 1）LVDS不依赖于VCCO（在源或目标处）。即使使用1.5V VCCO，HR bank也可以支持LVDS，但带有外部终端电阻。 2）您只需要确保在您使用的VCCO电压下支持LVDS。对于某些存储体，LVDS仅在某些电压下受支持，因此请检查特定存储体并确保将VCCO设置为支持LVDS的电压（即有时，Bank仅支持LVDS_25而不支持LVDS为1.8V）3）是的，不同的存储体可以是连接到VCCO的不同电压。您需要确保连接到这些存储体的外设生成和/或接受相同电压的信号。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。

2020-3-23 10:22:29 评论举报陈苏文