完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我们建议的设置如下:
希望ADC工作在200 MHz,采样速率为200 MSPS。 最初,为了避免FPGA内部操作和ADC数据之间的同步问题,我们计划从FPGA驱动ADC输入时钟。 现在我们担心高采样率所需的时钟抖动。 因此,作为另一种选择,我们也在考虑外部时钟源,它将驱动ADC和FPGA。 请与您分享ADC和ADC所需输入时钟频率的建议。 FPGA和振荡器选择标准。 更多细节: 1. ADC和FPGA之间的接口是LVDS 2. FPGA驱动FSMC接口所需的最低内部时钟为40MHz 3. 14位ADC(7个差分对)支持并行和LVDS接口,1个差分输入时钟,1个差分输出时钟 4.目前的计划安排如下。 a)时钟树 b)与MMCM1抖动 c)与MMCM2的抖动 |
|
相关推荐
1个回答
|
|
嗨@kumarmurugan
这个振荡器怎么样? https://www.sitime.com/products/oscillators/sit8208 谢谢。 最好的祝福, |
|
|
|
只有小组成员才能发言,加入小组>>
2215 浏览 7 评论
2640 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2119 浏览 9 评论
3188 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2243 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
491浏览 1评论
1568浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2217浏览 0评论
542浏览 0评论
1702浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-6-26 10:01 , Processed in 1.267456 second(s), Total 79, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号