[问答]

如何避免FPGA内部操作和ADC数据之间的同步问题？

1997 FPGA

问答对人有帮助，内容完整，我也想知道答案 0 我们建议的设置如下：希望ADC工作在200 MHz，采样速率为200 MSPS。最初，为了避免FPGA内部操作和ADC数据之间的同步问题，我们计划从FPGA驱动ADC输入时钟。现在我们担心高采样率所需的时钟抖动。因此，作为另一种选择，我们也在考虑外部时钟源，它将驱动ADC和FPGA。请与您分享ADC和ADC所需输入时钟频率的建议。 FPGA和振荡器选择标准。更多细节： 1. ADC和FPGA之间的接口是LVDS 2. FPGA驱动FSMC接口所需的最低内部时钟为40MHz 3. 14位ADC（7个差分对）支持并行和LVDS接口，1个差分输入时钟，1个差分输出时钟 4.目前的计划安排如下。 a）时钟树 b）与MMCM1抖动 c）与MMCM2的抖动 0
2020-8-25 09:23:10　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答举报李朝相关推荐 • 关于ADC时钟的问题 3873 • 求助，关于高速ADC-AD9239多通道同步的问题 401 • ADC3583是否支持多片同步（ADC采样同步）？ 179 • 请问我需要将FPGA外部引脚的频率与内部FPGA时钟同步吗？ 2264 • 基于SAR ADC和sigma-delta ADC的分布式数据采集系统同步的传统方法 1169 • 请问ZCU111上ADC / DAC的数据格式是什么？ 4402 • 怎么做才能确保来自FPGA的信号在clk和数据之间具有正确的时序相位关系 1832 • 高速ADC-AD9239怎么把八个通道采样的数据同步到一起 4701 • 分布式数据采集系统同步的方法 2895 • ADC转换时所需要的操作电压是多少? 316 1个回答

答案对人有帮助，有参考价值 0 嗨@kumarmurugan 这个振荡器怎么样？ https://www.sitime.com/products/oscillators/sit8208 谢谢。最好的祝福，

2020-8-25 09:41:07 评论举报孙榕