完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
今天我的老师给了我一个verilog代码并告诉我理解这一点。
我只是verilog的新手你可以详细说明代码，所以我可以解释它们这里有三个模块我已经附上了this.pls帮助我 append_char_ram.v 4 KB prefix_code_ram.v 3 KB dictionary_ram.v 1 KB 
0
|
|
相关推荐
4个回答
|
|
|
如果您知道任何其他语言，如vhdl或C，那么学习verilog将很容易。
我建议开始学习verilog这个学习verilog的好地方http://www.asic-world.com/verilog/veritut.html 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
嗨，
请参阅以下链接了解Verilog基础知识： https://www.youtube.com/watch?v=ZmWAfXnkgZQ 谢谢，Anusheel ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - - 搜索 在论坛上发布查询之前，与您的设备和工具相关的文档/答案记录。搜索相关论坛并确保您的查询不会重复。 请将帖子标记为“接受为解决方案”，以防它有助于解决您的查询。帮助回答 - >给予赞誉----------------------- -------------------------------------------------- ---------------------- |
|
|
|
|
|
喜
在这里审查所有代码几乎是不可能的。 请自行分析代码，并询问您是否面临特定代码块的问题。 你可以帮助ise或Vivado simulatorto了解它的行为。 谢谢， Shreyas -------------------------------------------------- --------------------------------------------尝试搜索你的答案 在发布新主题之前，在论坛或xilinx用户指南中发布问题。 请注意 - 如果提供的信息解决了您的问题，请将答案标记为“接受为解决方案”。给予您认为有帮助且回复导向的帖子给予荣誉（左侧提供的星标）.---------- -------------------------------------------------- ---------------------------------- -------------------------------------------------- --------------------------------------------尝试搜索你的答案 在发布新帖子之前在论坛或xilinx用户指南中发出问题。请注意 - 如果提供的信息解决了您的问题，请将答案标记为“接受为解决方案”。给予您认为有用的帖子给予荣誉（右边提供的星号） 并回复.---------------------------------------------- ------------------------------------------------ |
|
|
|
|
|
您好，如果您只是谷歌搜索您的设计中的构造，您将获得大量优秀的文档。
我会建议你先检查一下，然后再去理解设计。 问候，阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
只有小组成员才能发言，加入小组>>
2355 浏览 7 评论
2776 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2245 浏览 9 评论
3321 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2408 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
719浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
515浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
324浏览 1评论
728浏览 0评论
1927浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1259
评论
淘帖
1000
