完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
编辑:您的查询是关于I / O规划? 你想要实现什么功能? 谢谢,Anusheel ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - - 搜索 在发布查询之前与您的设备和工具相关的文档。搜索相关论坛并确保您的查询不会重复。 请将帖子标记为“接受为解决方案”,以防它有助于解决您的查询。帮助回答 - >给予荣誉----------------------- -------------------------------------------------- ---------------------- |
|
|
|
嗨,
你的确切问题是什么? 有关Planahead设计流程的信息,请参阅以下用户指南。您可能会有所了解。 http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_1/PlanAhead_UserGuide.pdf |
|
|
|
嗨@ naveengk14
请具体查询您的问题。 这是一个广泛的主题,如果你谷歌你将获得巨大的帮助。 谢谢,维杰----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 |
|
|
|
|
|
|
|
嗨Naveen,是的,你的理解是正确的。
这里的查询是什么? 谢谢,维杰----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 |
|
|
|
嗨,
预合成平头打开精心设计而不是合成网表。 谢谢,Anusheel ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - - 搜索 在发布查询之前与您的设备和工具相关的文档。搜索相关论坛并确保您的查询不会重复。 请将帖子标记为“接受为解决方案”,以防它有助于解决您的查询。帮助回答 - >给予荣誉----------------------- -------------------------------------------------- ---------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2321 浏览 7 评论
2729 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2217 浏览 9 评论
3295 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2368 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
652浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
461浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
222浏览 1评论
668浏览 0评论
1860浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-29 07:36 , Processed in 1.377101 second(s), Total 88, Slave 71 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号