完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我对这个东西很新,所以请温柔! 我正在使用Vivado 2014.1(Linux)。 我有一些非常简单的代码,它看起来像是一个HLS内部错误。 我有一个简单的基类,我用它来派生。 它提供了一个实际使用的stall()fn的“虚拟”实现(因为没有派生类覆盖它): virtual bool stall(){return false;} virtual void run()= 0; virtual void main(){initialize(); 等待(); while(1){while(stall())wait(); 跑(); 等待(); } 请注意,我希望'while(stall())wait()'崩溃为空。 但是,当我尝试合成时,我收到此错误: ../../../:45:96:错误:预期';' 表达式{_ssdm_op_Wait(1); int __t =!(stall()); _ssdm_op_Poll(__吨); }; patch_stall(t_aeslttype))wait(); ^;这映射到可疑的while循环。 请注意,这里的问题是HLS工具在'wait();'之前插入了一个额外的')',并省略了';'。 我认为它应该是: {_ssdm_op_Wait(1); int __t =!(stall()); _ssdm_op_Poll(__吨); }; patch_stall(t_aeslttype); 等待(); 有什么线索我可以做些什么呢? 仅供参考我将使用Zynq ZC706。 问候, 道格 |
|
相关推荐
1个回答
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2459 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1145浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
582浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
448浏览 1评论
2003浏览 0评论
727浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 17:01 , Processed in 1.301787 second(s), Total 81, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号