完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，我已经实现了radix2 / 4＆amp;
在ISE 14.1中没有使用cordic的分裂基数FFT算法。它们运行良好... o / p即将到来，但问题是代码是不可合成的。为了使代码可合成，我必须实现cordic并且需要与它接口 FFT代码。我阅读了一些关于cordic的文档，并且能够理解它的一部分...在我需要实现旋转部分的所有函数中。因为它的移位和添加操作所以可能是浮点和复杂函数被消除 。现在我的问题是如何用我较旧的FFT代码连接那个cordic部分，否则我必须重写一个新的FFT代码。还有一件事我想知道如何转移和添加cordic的操作摆脱复杂的算术和 VHDL中的浮点问题。请在这方面帮助我 
0
|
|
相关推荐
4个回答
|
|
|
您是否考虑过使用Xilinx FFT IP？
http://www.xilinx.com/products/intellectual-property/FFT.htm -约瑟夫 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 请 ” 接受解决方案“如果帖子回答你的问题。请给你认为有用的帖子”Kudos“。 |
|
|
|
|
|
|
|
|
|
|
|
困难的部分是通过CORDIC块允许长延迟。
如果所需的吞吐量比时钟频率低很多倍，则问题就少了。 一个'有趣'的任务。 ------------------------------------------“如果它不起作用 模拟，它不会在板上工作。“ |
|
|
|
|
|
首先，您必须实现常规FFT，然后用CORDIC块替换生成变量W值的查找表。
CORDIC用逻辑替换ROM或查找表。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2413 浏览 7 评论
2820 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2456 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1028浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
576浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
434浏览 1评论
1998浏览 0评论
721浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1353
评论
淘帖
1341
