芯海AFE芯片CS125X主要操作流程及技术解释

本贴主要描述了在使用芯海AFE芯片CS125X过程中，会遇到的一些问题及操作流程。
1、CS125X上电复位如何初始化？
上电瞬间，由于电池接触问题，造成电源上下波动，引起CS125X反复复位，引起CS125X工作不正常。所以等电压稳定后，做如下操作：
（1）先复位CS125X通讯口，CS脚拉低，SDA脚拉高，SCL脚拉低。
（2）发送复位指令96H到EAH寄存器，延时5ms。
（3）读取寄存器0AH中的值，判断0AH寄存器中的第6位芯片上电复位标志位是否为1，否则继续（2）条。一直到芯片上电复位标志位为1。
（4）超时机制（如果连续5次芯片上电复位标志位都不为1，直接跳到1.5）
（5）发送数据5AH到寄存器5AH中。
（6）发送数据FFH到寄存器12H中。
（7）发送数据FFH到寄存器13H中。
（8）发送数据BFH到寄存器10H中。

2、 CS125X如何计算人体阻抗？
（1） 读取稳定的内短模式ADC，保存到寄存器AD0；
（2） 读取稳定的校准电阻R0 ADC，保存到寄存器ADr0；
（3） 读取稳定的校准电阻R1 ADC，保存到寄存器ADr1；
（4） 读取稳定的人体电阻 ADC，保存到寄存器ADrx；
（5） 计算人体阻抗 R=((R1-R0)∗(ADrx-AD0))/(ADr1-ADr0-K)  ; K 为常数(可正可负)。

3、 CS1257,CS1258称重量模式下，寄存器如何配置?
寄存器默认推荐值如下：
SYS寄存器-----00011110B
ADC0寄存器----00000000B
ADC1寄存器----01011101B
ADC2寄存器----00000000B
ADC3寄存器----00000000B
ADC4寄存器----01000010B
ADC5寄存器----00000000B
BIM0寄存器 ----00000000B
BIM1寄存器 ----00000000B
具体含义见应用笔记或用户手册


4、 CS125X如何进入低功耗？
CS脚拉低， SCL脚拉高，延时200us，CS脚拉高，芯片进入低功耗模式。


5、CS125X低功耗后，主控IO口设置什么状态？
CS，SDA，SCL脚输出为高。

6、CS125X芯片测试电阻时，读出来AD为0，如何解决？
测试人体阻抗时，按如下步骤：
（1） 先切换到内短模式，测试内短。
（2） 再切换到人体测试模式，测试人体。



7、 CS125X测试人体阻抗时，交流50KHz信号未出来，如何解决?
检查步骤如下：
（1） 检查SYS寄存器是否配置为BIM测量模式
（2） 寄存器10H中，是否有写入数据BFH
（3） PCB上的总电源LDO输出电容，需要改为47uF


8、CS125X如何选择VS输出的电压值？
测试人体阻抗BIM模式下，建议VS选择2.8V。

9、BIM测脂时，SYS寄存器操作注意事项。
当配置 SYS 寄存器时， LDO 的使能要先于 BIM 使能 50ms。 包括 （1）初次上电先使能 LDO、ADC 再延时 50ms 后使能 BIM；（2）powerdown 之前要关掉 LDO、ADC、BIM，powerdown唤醒之后先使能 LDO、ADC 再延时 50ms 使能 BIM。


10、测内短、测参考电阻、测人体每个具体的步骤是怎样的？
操作遵循如下：
Step1.写BIM0 （主要选择BIM测量通道，测内短、参考0、参考1时不用配置）
Step2.写BIM1  （主要选择测量频率、测量模式）
Step3.使能BIM  （SYS寄存器写0xCF，enable BIM模块）
Step4.读AD值
Step5.n笔AD读完后，关闭BIM （SYS寄存器写0xCE，disable BIM模块）按照Step1~ Step5的顺序，主要的目的是在用完BIM模块后要关闭，下一次使用的时候再打开。


11、对于由于CSU18M97的IO口紧张采用CS125x的SDA口和flash的DO口共用IO是怎么处理的？
操作CS125X时把flash的CS拉高，失能flash，就可以操作CS125X操作flash时, 把CS125X进入低功耗模式（调用 PowerDown CS125X），就可以操作flash。
注：不要共用CLK口，可以把CLK速率适当加快提高速度。


12、 CS125X芯片测试纯电阻，一致性差异有多大？
一致性大概1%。PCB上的2个参考电阻，使用1%精度。

13、CS125X第一次上电，测试阻抗偏差大，如何解决？
建议连续测试2次，第一次数据不使用。

14、切换ADC通道后，需要丢弃多少笔AD数值才稳定？
一般建议丢掉4笔AD数。

15、电路设计及PCB Layout中，可采用哪些措施以加强芯片抗ESD能力？
在电极片的引脚上，串联300ohm的电阻，或者并联ESD保护元器件。

16、  电路设计及PCB Layout中，可采用哪些措施以加强芯片抗干扰能力？
在AIN0和AIN1之间并联10nF 和1nF 电容，可以提高EMC干扰。