完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨。
我已经从matlab代码生成了HDL代码，用于生成啁啾信号，matlab HDLcoder的所有步骤都完成，没有错误，但ISE中的映射步骤出现错误。 我给出了错误的快照 错误：包装：2309 - 发现适合此设备的“IOB”类型的粘合剂太多.ERROR：Map：237 - 设计太大，无法容纳设备。 请查看“设计摘要”部分，了解设计的哪个资源要求超出了设备中可用的资源。 请注意，报告的切片数量可能无法准确反映，因为它们的包装可能尚未完成。 我有matlab版本R2013a和ISE版本14.4 hdlsrc.rar 230 KB 
0
|
|
相关推荐
8个回答
|
|
|
嗨，
Matlab不关心顶级端口的数量，因此它的生成很顺利。 但是用户应该注意总顶级端口不要超过您正在映射的FPGA器件IOB。 请检查FPGA器件IOB和您的实体端口。 问候， Vanitha。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
|
嗨，
要么减少y1的位数，要么明确指定你想要将它们放在kintex-7中的ucf并重新检查。 y1：OUT vector_of_std_logic_vector14（0到100） 希望这可以帮助。 问候， Vanitha。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
|
|
|
|
|
|
|
你好
一种方法是减少实体中的端口数量，请查看附带的.vhd -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 sigggen_FixPt.vhd 7 KB |
|
|
|
|
|
嗨vanitha ..
谢谢.. 如果我们只提供0到31个端口输出，但信号有0到100个端口。 然后它只需要前31个端口或它是采取所有100个端口???? 我怎样才能在KINTEX 7上看到GPIO sma上生成的输出信号。 我必须从FPGA板生成FMCW信号，我必须传输此信号。 所以我喜欢在KMAEX 7的SMA引脚“Y23”上输出... 感谢您！！！！！！！！！！！ |
|
|
|
|
|
嗨，
它只需要实体中0-31的端口。 请在ucf中指定Y23，请参阅格式的约束指南 http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_6/cgd.pdf NET“GPIO”LOC =“Y23”; 问候， Vanitha。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
|
嗨......
谢谢！！！！！！！！！！ 我必须从KINTEX7 FPGA生成FMCW啁啾信号。 因为我正在使用matlab HDL编码器。 为此我在matlab中生成一个Chirp信号并生成一个HDL代码。 HDL代码与附件相同。 在代码中，查找表中有100个点。 如何在输出变量中调用这些所有点。 因此，如果我想使用所有100点来生成啁啾信号，那么我该怎么做呢 如何为缓冲信号写UCF文件。 我看到GPIO SMA引脚（Y23）上的输出。 然后我怎么能同样的。 |
|
|
|
|
|
嗨，
你真的需要100分来显示波形吗？ 如果是，请选择您希望在FPGA中找到它们的IO引脚，并以与Y23类似的方式将它们添加到ucf。 问候， Vanitha。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2428 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
756浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
545浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
366浏览 1评论
1963浏览 0评论
682浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2001
评论
淘帖
4252
