完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，我已经搜索了很多关于配置PS DRAM控制器（DDRC）板参数的信息，链接如下，http：//www.xilinx.com/support/answers/46778.htm，
我想知道如何获得包装长度？ 谢谢！ 
0
|
|
相关推荐
5个回答
|
|
|
partgen -v xc7z010应该给你.pkg文件有包延迟，但要注意包延迟数是皮秒而不是密码，即时间延迟而不是线长。你需要将你的pcb线长度转换为ps
通过使用您拥有的材料的Er。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
|
嗨，首先，谢谢你的回复，我明白你的意思，我知道计算的DQS延迟和delay延迟，但是需要一些参数计算，我的问题是在EDX XPS DDR配置GUI，包长度（mil），我怎么做这个参数？根据pcc布局？
|
|
|
|
|
|
你好
检查ARhttp：//www.xilinx.com/support/answers/46778.html以配置PS DDR板参数 --HS -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用，请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- |
|
|
|
|
|
嗨，我已经检查了AR http://www.xilinx.com/support/answers/46778.html来配置PS DDR，我仍然无法理解AMD XPS DDR配置GUI中的包长度（mil），我是怎么做到这个参数的？
??如果我得到这个参数，我知道如何计算DQS到Clock DelayandBoard Delay。 谢谢！！！ brmy |
|
|
|
|
|
>>包装长度包装长度由partgen程序给出。
为你的部分运行partgen -v并查看内部以皮秒为单位获得包延迟。 因此内部FPGA延迟以ps为单位，内部延迟转换为电路板长度（延迟/传播延迟，传播延迟= c / sqrt（Er）），您可以使用4.2,4.3作为您的Er。 这为您提供了包裹距离。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2427 浏览 7 评论
2828 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2295 浏览 9 评论
3377 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2467 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1271浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
592浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
455浏览 1评论
2010浏览 0评论
736浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3096
评论
淘帖
368
