完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好，
我与一个状态机，从一个状态到下一个时钟的上升沿输入自定义组件，一切都如预期的那样运行使用时钟分量在CLK输入但我要喂CLK采用比较器的输出信号，这似乎是不可能的，这错误提示我加比较器输出与输入时钟之间的udbclocken组件。 我这样做，连接逻辑高到使该udbclocken输入比较器输出的时钟输入，遗憾的是我没有连接任何时钟在clockoutput所以我无法调试的行为。 我记得在什么地方读到psoc5lp时钟信号可以由任何数字信号提供的，但我不记得，如果它可以完美的% 50占空比。 所以我的问题是，任何思考如何解决这个问题呢？也许是另一种方式从比较器输出产生一个时钟吗？ 通过比较器输出信号的频率是随机的，这就是为什么我要使用它作为时钟源和不适当的时钟部件。 它附上的项目，也许你可以看一看。 提前感谢 卡洛斯 CyrDeStMeMaChan.Cyrkk.Access 01.Zip 648 K 
0
|
|
相关推荐
3个回答
|
|
|
尝试同步组件而不是启用时钟
|
|
|
|
|
|
问题是，我只想在比较器输出的上升沿上计时自定义组件，我不想使用额外的时钟，这就是为什么我想用比较器输出信号来对自定义组件进行时钟的原因。
张贴问题后，我附加了一个逻辑分析仪的比较器输出，上一个似乎真的嘈杂（见附图），还发现了一个EVBo博客视频比较器和施密特触发器[ 1 ]，该实现似乎有趣，我会尝试这样做，它只使用1个比较器。R和3个外部电阻器，而不是2个比较器和2个VDACs作为我的第一次尝试。 并使用板载开关提供时钟快速测试（见所附的项目），这是我的“确认”，任何数字信号的占空比可以作为udb组成的时钟源，开关去抖所以我最后使用一个时钟分量，但信号看起来干净的L逻辑分析仪，所以在第一个项目的问题似乎是比较嘈杂的信号输出，现在我可以跟随路径规划和解决在比较器输出噪声后的。 感谢您的答复，将张贴任何后续行动。 卡洛斯 [1 ] HTTPS://www. Youtub.com /手表？V= HT48 VV0RQYK CyrDeStMeMaChan.Cyrkk.Access 04.Zip 655.5 K 比较器0.PNG 8 K |
|
|
|
|
|
卡洛斯
不知道你的所有测量的细节，而不是两个比较器，你能简单地放大模拟信号如100x timesso完全呈快速转换为5V，成为，几乎像一个“数字”的信号？然后可以另外passedthroughsingle比较器进一步调理。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
750个成员聚集在这个小组
加入小组2060 浏览 1 评论
1817 浏览 1 评论
3627 浏览 1 评论
请问可以直接使用来自FX2LP固件的端点向主机FIFO写入数据吗？
1756 浏览 6 评论
1503 浏览 1 评论
CY8C4025LQI在程序中调用函数，通过示波器观察SCL引脚波形，无法将pin0.4(SCL)下拉是什么原因导致？
491浏览 2评论
CYUSB3065焊接到USB3.0 TYPE-B口的焊接触点就无法使用是什么原因导致的？
347浏览 2评论
CX3连接Camera修改分辨率之后，播放器无法播出camera的画面怎么解决？
407浏览 2评论
352浏览 2评论
使用stm32+cyw43438 wifi驱动whd，WHD驱动固件加载失败的原因？
843浏览 2评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
955
评论
淘帖
4411
