完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我正在使用AS配置模式处理Virtex 5 FPGA,我对那些未使用的配置引脚(CS_B_0,RDWR_B_0,D_OUT_BUSY_0等)做了什么?
非常感谢你。 |
|
相关推荐
3个回答
|
|
嗨,
任何未使用的引脚都可以保持未连接或接地。 有关其他选项,请参阅以下链接,您可以在配置选项中选择上拉/下拉/浮动。 http://www.xilinx.com/support/documentation/sw_manuals/xilinx11/pp_db_configuration_options.htm http://www.xilinx.com/support/documentation/user_guides/ug191.pdf 希望这可以帮助。 问候, Vanitha。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索, 您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉 在原帖中查看解决方案 |
|
|
|
嗨,
任何未使用的引脚都可以保持未连接或接地。 有关其他选项,请参阅以下链接,您可以在配置选项中选择上拉/下拉/浮动。 http://www.xilinx.com/support/documentation/sw_manuals/xilinx11/pp_db_configuration_options.htm http://www.xilinx.com/support/documentation/user_guides/ug191.pdf 希望这可以帮助。 问候, Vanitha。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索, 您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉 |
|
|
|
感谢您的帮助。
|
|
|
|
只有小组成员才能发言,加入小组>>
2429 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2468 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1337浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
595浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
457浏览 1评论
2012浏览 0评论
737浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-28 12:53 , Processed in 1.216400 second(s), Total 80, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号