完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我使用核心生成器生成DDR3
然后我有example_design 根据UG416（P45），我使用Prompt启动modelsim（命令：vsim） 然后我将胜利改为system.do的位置 并做system.do 最后成绩单显示如下信息; **错误：（vsim-19）无法在“E：/ xilinx_xps_lib / unisims_ver /".#此类文件或目录中访问库'E：/ xilinx_xps_lib / unisims_ver /'。 （错误= ENOENT）＃**错误：（vsim-19）无法在“E：/ xilinx_xps_lib / secureip /".#此类文件或目录中访问库'E：/ xilinx_xps_lib / secureip /'。 （错误= ENOENT）＃刷新C： Users LG Desktop mig_39_2 example_design sim functional work.glbl＃**注意：（vlog-1901）OptionFile“E：/ study_files / Project / SOPC / XPS / axi_noip / simulation / behavioral / vlog.opt“找不到。 忽略。＃Loading work.glbl＃加载设计时出错＃错误：加载设计时出错＃暂停宏执行#MACRO ./sim.do PAUSED at 98 谁能给我一些帮助？ 谢谢你。 
0
|
|
相关推荐
3个回答
|
|
|
嗨，
您是否使用COMPXLIB工具为modelsim编译库？ 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
有关compxlib的详细信息，请参阅http://www.xilinx.com/support/answers/33715.htm
谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2423 浏览 7 评论
2824 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2465 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1193浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2480
评论
淘帖
1387
