完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,我是一个新的edk用户,我正在尝试使用“多通道外部存储器控制器”将coregen生成的sram与micrla顶级设计中的microblaze plb总线连接。
我对控制器的数据总线感到困惑,因为在其mem接口的i / o信号中有4个端口,即Mem_DQ_I,Mem_DQ_O,Mem_DQ_T和Mem_DQ。 我应该将哪个端口作为外部连接到sram数据总线端口(din,dout)。另外,请告诉我有关外部存储器与microblaze接口的一些Web资源(教程,AN等)。谢谢,jawaid |
|
相关推荐
2个回答
|
|
“多通道外部存储控制器”用于连接核心生成的sram
我真的不明白为什么你使用EXTERNAL内存控制器作为coregen SRAM,根据定义它必须是内部的FPGA。 毫无疑问,在自定义IP中实例化SRAM并以这种方式与PLB接口。 除非你有两个FPGA可以相互通信......? 无论如何, 有4个端口,即Mem_DQ_I,Mem_DQ_O,Mem_DQ_T和Mem_DQ DQ_I:控制器的内部DATA IN DQ_O:控制器的内部DATA OUT DQ_T:上述两条总线的低电平三态控制,用于为双向总线接口提供方向控制。 DQ:以上所有的组合。 如果您将此总线带到XPS设计外部(可能在整个设备外部)并在系统MHS中正确标记,则工具将自动处理三态实例化。 这有帮助吗? 问候, 霍华德 ----------“我们必须学会做的事情,我们从实践中学习。” - 亚里士多德 |
|
|
|
非常感谢您的回复。
这绝对是有帮助的。 实际上我试图以这种方式将内部sram连接起来用于学习目的。 我必须处理的应用程序包含一个ise项目,它已经为不同的任务构建了很多逻辑,设计中有一个dpram由一些其他逻辑模块编写,并且控制器必须从中读取一些有用的数据 dpram并将其传输出fpga。 我认为emc可能是一种与dpram接口的合适方式,而不会干扰以前的设计........无论如何,再次感谢你...... |
|
|
|
只有小组成员才能发言,加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2428 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
755浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 09:08 , Processed in 1.344828 second(s), Total 79, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号