[问答]

请问从ADC到PL的群延迟是什么？

1212 adc

问答对人有帮助，内容完整，我也想知道答案 0 你好，我想知道从ADC到PL的群延迟，直到它通过ZCU111上的DAC转换回来。到目前为止，我们找不到任何可用的DOC。亲切的问候斯蒂芬 0
2019-10-23 06:10:13　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答举报赵敏相关推荐 • Codewarrior无法识别S08PL 10位ADC怎么解决？ 394 • 请问从NuMicro®NUC505MC U线到耳机输出的音频源的延迟时间是多少？ 1262 • 群延迟测量不确定度 1932 • TLV320AIC23B如何测的群延时？ 601 • 请问是否可以在同一个Zynq FPGA中从PS控制PL JTAG？ 3746 • Zynq FSBL src main.c在哪里是从QSPI加载比特流到Artix的PL的函数 1695 • AD9681是否可被zynq-7020的pl端驱动？ 578 • 关于AD9910的数据延迟问题以及匹配延迟的使用 2664 • 如何使用一个dma将数据从几个pl点传输到ddr3？ 1897 • Vivado SDk 没有 PL 工程，能否打开SDK程序进行工作 1717 1个回答

答案对人有帮助，有参考价值 0 SB，在信号处理中，群延迟是通过被测设备的信号的各种正弦分量的幅度包络的时间延迟，并且是每个分量的频率的函数。相反，相位延迟是相位的时间延迟，而不是幅度包络的时间延迟。（以上来自维基百科）在一个复杂的通道中，正如您所描述的（A / D，数字部分，D / A），群延迟可能尽可能平坦，因为所有频率都会受到采样，注册和时钟输出相同的延迟。从输入到输出的延迟将是恒定的，基本上是一定数量的时钟（一个用于转换为数字，一个用于从数字转换回模拟，一个或多个用于处理。输入和输出之间的任何数字滤波器可能具有群延迟失真由于某种原因而设计（以补偿A / D和D / A之前或之后的其他地方的群体延迟。

2019-10-23 06:27:54 评论举报刘溪