完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
|
|
|
2019-10-18 06:51:17
评论
|
|
|
感谢@ kvasantr，
这些延迟用于约束与BPI / SPI FLASH存储器相关的路径以进行后配置访问。 这些延迟在Xilinx应用笔记中提及，适用于特定电路板。 例如：xapp1282，第28页 --------------------------------------------- #### VCU108 boardset的跟踪延迟tdata_trace_delay_max 0.25set tdata_trace_delay_min 0.25set tclk_trace_delay_max 0.2set tclk_trace_delay_min 0.2set startup_delay_max 7.000set startup_delay_min 1.350set board_del_max 1.000set board_del_min 0.500 ------------------------------------------ 因此记录了这些延迟（您可以检查其他板）！ 现在下载第三方工具（可能不是免费的？）来计算这些延迟并不是一件容易的事，而不是这些延迟应该是与VCU1525板相关的文档的一部分。 谢谢 ， 拉吉 |
|
|
|
|
|
你好@ raj_goutam_sf，
谢谢你指出这一点。 不幸的是，VCU1525没有记录这些值。 根据PCB设计指南计算该板的跟踪延迟值。 要获得此板的走线长度，您可以使用Allegro免费文件查看器。 https://www.cadence.com/content/cadence-www/global/en_US/home/tools/allegro-downloads-start.html 请关注UG949和thishttps：//web.ewu.edu/groups/technology/Claudio/ee260/LabDocuments/pcb_xilinx.pdf获取更多帮助。 在这种情况下，考虑包裹飞行时间将是不准确的必要。 referhttps：//www.xilinx.com/support/answers/55697.html 谢谢。 -------------------------------------------------- -----------------------不要忘记回答，kudo，并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1117浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1673
淘帖
809
