完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
@ zozo-请清楚指明您所指的电压？
如果您询问PL IO银行VCCO，那么它取决于您为该银行定义的IO标准。 默认的IO标准是LVCMOS 3.3V。 所以默认的VCCO是3.3V。 _______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 |
|
|
|
|
|
|
|
|
|
|
|
现代FPGA需要几种不同的电源。
在Zedboard上，你有： 1.0V - VCCINT（PL结构），VCCPINT（PS），VCCBRAM（BRAM） 1.5V - VCC_DDR（RAM接口） 1.8V - VCCAUX（配置接口），VCCPAUX（PS配置接口），VCCPO_MIO1（PS I / O） 3.3V - VCCPO_MIO0（PS I / O），VCCO_13（PL I / O），VCCO_33（PL I / O），VCCO_0（配置接口I / O） VADJ - VCCO_34（PL I / O），VCCO_35（PL I / O） 使用跳线可将VADJ设置为1.8V，2.5V或3.3V。 Zedboard本身只接受12V，然后为其他一切提供动力。 |
|
|
|
|
|
你好@ ZOZO，
您可以考虑使用XPE。 https://www.xilinx.com/products/technology/power/xpe.html 您可以在设计实现后使用从VIVADO中找到的值，并将它们放在Excel工作表中给出的部分下 通过芯片获得功耗。 希望这可以帮助。 谢谢。 -------------------------------------------------- -----------------------不要忘记回答，kudo，并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1158浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1567
评论
淘帖
1750
