完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
大家好，
我又有一个问题，我不知道为什么： 程序非常简单： 我为一座桥建造了一个程序。我所做的如下所述： 1。我正在用一个波浪形来激励我的桥。 2。该桥的输出是一个12位SAR ADC。 三。ADC的输出，如果到LPF。 4。LPF输出被写入DAC。 问题：问题是我的最终输出是不正确的。我正在喂养一个10 kHz的信号，我的截止频率是15kHz。但我没有得到一个正弦信号，因为我应该得到。 我还附上和输出PIC和我的程序文件。 黄波：激励信号。 紫色或粉色波：进入ADC的信号。 蓝波：滤波器输出通过DAC CH1看到。 期待您的建议！ 最好的问候 阿维斯 问题1 3.5兆字节 问题-0.PNG 3.5兆字节 文件过滤器ADCYVDAC01. Cyrkk.Access 01.ZIP 1.4兆字节 
0
|
|
相关推荐
10个回答
|
|
|
过滤器传递有符号值，DAC只接受正整数。您需要手动将过滤器输出转换为DAC（添加128）。采样率72kSPS将是相当困难的。一个出路可以是建立一个DMA有能力的组件，使用UDB进行转换，并为每个通道使用另一个DMA。不容易，但这将在没有任何时间限制的情况下确定地工作。
鲍勃 |
|
|
|
|
ncmza 发表于 2019-10-16 17:19 谢谢你的回复。 如果我使用一个中断信号来将数据（添加128）从过滤器传输到DAC而不是DMA呢？会有帮助吗？ 和“建立一个DMA能力的组件” 我怎样才能做到呢？你是说软件吗？ 阿维斯 |
|
|
|
|
|
每秒72K中断可以很紧！需要一些思考，可能轮询更快。
构建一个新的组件需要一些知识。有一些文档（已经安装）作为“组件作者指南”和“Werp Verilog参考指南”。两者都安装在CyPress & Gt的开始菜单下，PSoC Creator 3.3 & gt；组件开发工具包。你将花费一个星期的时间来阅读…；-） 鲍勃 |
|
|
|
|
ncmza 发表于 2019-10-16 17:54 剩下的一周：哦！！！！对象管理组织 好的，谢谢你，鲍勃： 阿维斯 |
|
|
|
|
ncmza 发表于 2019-10-16 17:19 你好，鲍伯， 我附上了我的项目。我想把数据从ADC转换成过滤器，并从过滤器CH A和B到VDAC使用中断。如果有错误，你能看一下代码并指导我吗？ 期待着您的答复。 阿维斯 没有PLL的广告板固件。Cyrkk.Asvivi01.Zip 1.4兆字节 |
|
|
|
|
|
在你的处理程序中，你不在乎你会从通道A和通道B得到中断，而不必同时中断。因此，你会跑多达144000中断每秒，相当多。
对于过滤器组件，有一个状态寄存器，您应该读取并决定哪个中断已经被触发，或者哪个信道已经准备好读取数据。 鲍勃 |
|
|
|
|
ncmza 发表于 2019-10-16 18:38 谢谢鲍伯的回复。我完全明白你的意思。 你能上传你的修改程序吗？ 那太好了： 当做 阿维斯 |
|
|
|
|
|
|
|
|
|
|
|
我的意思是在我的档案里。我上传的。 我再次附上这个信息。 当做 阿维斯 不带锁相环的广告板固件 1.4兆字节 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
754个成员聚集在这个小组
加入小组2106 浏览 1 评论
1853 浏览 1 评论
3671 浏览 1 评论
请问可以直接使用来自FX2LP固件的端点向主机FIFO写入数据吗？
1788 浏览 6 评论
1536 浏览 1 评论
CY8C4025LQI在程序中调用函数，通过示波器观察SCL引脚波形，无法将pin0.4(SCL)下拉是什么原因导致？
572浏览 2评论
CYUSB3065焊接到USB3.0 TYPE-B口的焊接触点就无法使用是什么原因导致的？
424浏览 2评论
CX3连接Camera修改分辨率之后，播放器无法播出camera的画面怎么解决？
438浏览 2评论
386浏览 2评论
使用stm32+cyw43438 wifi驱动whd，WHD驱动固件加载失败的原因？
916浏览 2评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1655
评论
淘帖
1565
