完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,大家好。
我总是通过从名为“PINMAP_ug885_VC707_Eval_Bd”的文档中复制主约束文件列表来创建约束文件(.xdc) 但是,我今天遇到的约束文件具有这样的BOARD_PIN结构 set_property BOARD_PIN {clk_p} [get_ports sys_diff_clock_clk_p] set_property BOARD_PIN {clk_n} [get_ports sys_diff_clock_clk_n] 我在theMaster Constraints File Listing中找不到BOARD_PIN。 (还有其他结构:PACKAGE_PIN,IOSTANDARD ....) 什么是BOARD_PIN ??我怎么能用它? 谢谢。 YW |
|
相关推荐
2个回答
|
|
你好@ nohyw2002,
BOARD_PIN查找连接到工具的电路板的板上引脚。 所以,当你正在寻找设置 set_property BOARD_PIN {clk_p} [get_ports sys_diff_clock_clk_p] 它寻找clk_p引脚。 希望这可以帮助。 谢谢。 -------------------------------------------------- -----------------------不要忘记回答,kudo,并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
你好@ nohyw2002,
不,我相信你应该寻找合适的名字。 避免任何抄袭问题。 希望这可以帮助。 谢谢。 -------------------------------------------------- -----------------------不要忘记回答,kudo,并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
只有小组成员才能发言,加入小组>>
2424 浏览 7 评论
2826 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3375 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1241浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
453浏览 1评论
2008浏览 0评论
732浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-25 16:50 , Processed in 1.497601 second(s), Total 79, Slave 63 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号