完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好,
我目前正在为我的项目寻找评估委员会。 我的设计中有一条时间关键路径。 该路径需要4个触发器,2个多路复用器和一个用于操作的逻辑门。 通过该路径的传播时间(延迟)应小于30ns。 这可能与FPGA有关吗? 如果是这样,可以推荐哪种评估板和时钟频率? 最好的祝福 |
|
相关推荐
1个回答
|
|
我相信这是可能的。
您可以按照以下步骤验证。 根据您的应用要求,从网站链接http://www.xilinx.com/products/boards-and-kits.htm las中选择一个评估板。 使用该设备部件构建测试用例(在所选板上显示的设备。您可以在Xilinx网站上找到该信息。) 我建议写时序约束并为您的设计进行时序分析。 然后,您可以验证所需的延迟是否可行。 仅供参考:请参阅以下文件,了解如何为您的设计进行时序分析。 http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/ug612.pdf http://www.xilinx.com/training/vivado/advanced-timing-exception-multicycle-path-constraints.htm http://www.xilinx.com/training/vivado/advanced-timing-exceptions-false-path-min-max-delay-and-set-case-analysis.htm 以下论坛链接信息对您也很有用。 http://forums.xilinx.com/xlnx/board/crawl_message?board.id=TIMEANBD&message.id=3797 http://forums.xilinx.com/xlnx/board/crawl_message?board.id=TIMEANBD&message.id=6845 您也可以联系FAE并尝试获取板/设备选择方面的帮助。 您可以从以下链接http://www.xilinx.com/company/sales/ww_disti.htm获取它们的详细联系信息。 (该链接可以指向http://www.xilinx.com/company/contact/auth-disti-table.htm) _______________________________________________如果有助于解决您的查询,请将此帖子标记为“接受为解决方案”。 因此,它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复,请给予此帖子称赞。 |
|
|
|
只有小组成员才能发言,加入小组>>
2385 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2433 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
763浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
548浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
377浏览 1评论
1971浏览 0评论
688浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-26 20:59 , Processed in 1.340136 second(s), Total 77, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号