完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
大家好，我想在PSOC创建者3.3上使用Verilog构建一个自定义组件，但是在完成我的代码编写和构建过程后，我正在得到错误。PSOC创建者的Verilog和通用Verilog在语法方面有什么不同吗？我附上我的项目连同PDF，我用它作为参考指南。HTTP://www. CyPress .COM/FIL/42156/下载
相位移位器 38.2 K 
0
|
|
相关推荐
3个回答
|
|
|
谢谢你的帮助。内部管理如何？我也不能初始化它。：（所以，唯一的解决方法是添加设置按钮来初始化所有的输出和内部的规定，这样做我要把单片机在环以及generatereset脉冲经过一段延迟？
|
|
|
|
|
|
这不是你的重设条件吗？如果（RST＝0）开始CNT & lt；＝0；P1和lt；＝0；P1和lt；＝1；S1和lt；＝0；S2和lt；＝1；结束，则总是@（PaseECLK或NEGEDGE RST）开始。
鲍勃 |
|
|
|
|
ncmza 发表于 2019-9-23 16:42 是的，但是我仍然需要从MCU产生延迟，在开始后重置我的组件。在我想在没有重置按钮的情况下制作我的组件，并在开始时初始化所有东西，同时声明它们是REGs。但是后来我知道PSoC的Verilog是不可能的，你在调试我的代码时也证实了这一点。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
752个成员聚集在这个小组
加入小组2069 浏览 1 评论
1826 浏览 1 评论
3639 浏览 1 评论
请问可以直接使用来自FX2LP固件的端点向主机FIFO写入数据吗？
1760 浏览 6 评论
1510 浏览 1 评论
CY8C4025LQI在程序中调用函数，通过示波器观察SCL引脚波形，无法将pin0.4(SCL)下拉是什么原因导致？
508浏览 2评论
CYUSB3065焊接到USB3.0 TYPE-B口的焊接触点就无法使用是什么原因导致的？
358浏览 2评论
CX3连接Camera修改分辨率之后，播放器无法播出camera的画面怎么解决？
410浏览 2评论
357浏览 2评论
使用stm32+cyw43438 wifi驱动whd，WHD驱动固件加载失败的原因？
855浏览 2评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
958
评论
淘帖
1486
