完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
大家好，
我有一个ML506。当我尝试从XPS增加RAM的大小时，在映射过程中EDK给出了以下错误： 错误：地点：864 - 不相容IOB的锁定到26冲突的同一银行IO标准是：IO标准1：名称= SSTL15_T_DCI，VREF = 0.75，VCCO = 1.50，TERM = SPLIT，DIR =双向的DRIVE_STR = NR名单锁定 IOB的：ddr_memory_dq ddr_memory_dq ddr_memory_dq ddr_memory_dq ddr_memory_dq ddr_memory_dq ddr_memory_dq ddr_memory_dq ddr_memory_dq ddr_memory_dq ddr_memory_dq ddr_memory_dq ddr_memory_dq ddr_memory_dq ddr_memory_dq ddr_memory_dqERROR：地点：864 - 不相容IOB的被锁定到同一银行26矛盾的IO标准是：IO标准1：名称= DIFF_SSTL15_T_DCI，VREF = NR，VCCO = 1.50，TERM = SPLIT，DIR =双向，DRIVE_STR =的锁定IOB的NR名单：ddr_memory_dqs_n ddr_memory_dqs_n ddr_memory_dqs ddr_memory_dqsERROR：地点：864 - 不相容IOB的锁定到冲突的IO标准是同一家银行26：IO标准1：名称= SSTL15， VREF = NR，VCCO = 1.50，TERM = NONE，DIR = OUTPUT，DRIVE_STR = NR锁定的IOB列表：ddr_memory_dm ddr_memory_dmERROR：包：1654 - Th 时序驱动的放置阶段遇到错误。 我试图按照以下链接来解决问题，但我没有得到预期的结果： http://forums.xilinx.com/t5/Impl ... SE-13-2/td-p/205779 http://forums.xilinx.com/t5/Embe ... CB-DDR3/td-p/195634 拜托，有人可以帮帮我吗？ 最好的祝福， 翁贝托 
0
|
|
相关推荐
4个回答
|
|
|
我认为您使用的是自定义代码或修改后的工厂参考设计。
可以看到这些错误，因为其中一个MCB端口未正确连接。请检查您的代码。 您使用的是哪种ISE版本工具？ _______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 |
|
|
|
|
|
|
|
|
|
|
|
不同版本的ISE工具之间的参考设计存在细微差别。请确保您使用的是ISE13.2参考设备。
对于ML605，可在以下链接中找到不同版本的参考设计和文档：http：//www.xilinx.com/support/index.html/content/xilinx/en/supportNav/boards_and_kits/virtex-6_boards_and_kits/virtex-6_fpga_ml605_evaluation_kit html的 如果存在电路板问题，以下调试清单有助于确认电路板问题 _______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 |
|
|
|
|
|
不同版本的ISE工具之间的参考设计存在细微差别。请确保您使用的是ISE13.2参考设备。
对于ML605，可在以下链接中找到不同版本的参考设计和文档 HTTP：//www.xilinx.com/support/index.html/content/xilinx/en/supportNav/boards_and_kits/virtex-6_board ... 如果存在电路板问题，请使用以下调试清单http://www.xilinx.com/support/answers/40398.htmhelps确认电路板问题 _______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2431 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2468 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1407浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
463浏览 1评论
2015浏览 0评论
739浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1149
评论
淘帖
895
