完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好,
总结:在Atlys,HDMI数据传输JA→J3有绿色和蓝色同步,但不是红色。 为什么? 我正在研究一个研究生项目,其中包括通过HDMI端口从Atlys板到Atlys板的高带宽数据传输。 我已经运行,阅读和研究了XAPP495,以及XAPP460,XAPP1064,UG381,UG382以及一系列论坛帖子和网站的相关部分。 HDMI源主要是XAPP460和XAPP495的模块。 我真的被困住了,需要帮助。 我正在尝试使用JA作为输入,从J2发送信号。 JA的RX_DE永远不会走高。 正如我从pclk运行中看到的那样,正在获取时钟。 RX_Red,RX_Green和RX_Blue都使用相同模块的不同实例。 RX_Green和RX_Blue正在接收正确的控制代码和数据(在8b和10b中检查,在将原始字分配给rawdata的serdes之后的切换之后立即采样)。 RX_Red似乎正在接收垃圾(没有数据或控制代码),垃圾不是随机的(相同的单词重复)。 它不是从绿色或蓝色接收的数据的反转。 我有50欧姆的电阻作为Vcc的上拉电阻。 我已在多个主板上测试了相同的.bit,可以复制问题(以及收到的模式)。 除非它被移位+6位,否则我认为这些位不会被移位。 例如,红色10B的前8位可以读取0111 1111,而绿色和蓝色都读取0000 0001.我可以找到越来越少的极端例子。 当我运行(输出→输入)J2→J1,J2→J3,JA→J1,JA→J3时,代码工作正常。 我没有想法。 有什么建议么? 有没有其他人成功使用JA端口作为输入? 谢谢。 |
|
相关推荐
1个回答
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2383 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2263 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2430 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
756浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
545浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
366浏览 1评论
1963浏览 0评论
682浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-23 08:09 , Processed in 1.300468 second(s), Total 76, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号