完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我在哪里可以下载用于为ZC702创建FPGA比特流的EDK项目以获得android-2.3支持? 下载的缺失是FSBL的源和用于生成BOOT_HDMI.BIN文件的FPGA比特流。 埃尔维斯·道森 |
|
相关推荐
3个回答
|
|
嗨,
在用于控制HDMI发送器的IP模块方面,您有两种选择,ADI公司的axi_hdmi_tx_16b ip内核和xylon logicvc ip内核。 您可以在模拟设备网站上找到免费提供的模拟设备IP内核: http://wiki.analog.com/resources/fpga/xilinx/kc705/adv7511?rev=1347057300 对于xylon,它是商业IP核心。 用于android的android BOOT_HDMI.bin似乎是使用xylon logicvc ip core构建的。 选择适当的HDMI发送器IP内核后,创建一个默认的zynq_f***l项目,并生成比特流。 首先使用基本的Linux内核测试配置,看看thelinux帧缓冲输出是否正在运行。 你必须修改linux内核以支持使用页面翻转的android的双缓冲。 埃尔维斯·道森 在原帖中查看解决方案 |
|
|
|
你好..
我也在寻找那些文件的来源。 你找到了吗? 对于比特流文件,我建议你看一下 http://www.logicbricks.com/logicBRICKS/Reference-logicBRICKS-Design/Graphics-for-Zynq-AP-SoC-ZedBoard.aspx |
|
|
|
嗨,
在用于控制HDMI发送器的IP模块方面,您有两种选择,ADI公司的axi_hdmi_tx_16b ip内核和xylon logicvc ip内核。 您可以在模拟设备网站上找到免费提供的模拟设备IP内核: http://wiki.analog.com/resources/fpga/xilinx/kc705/adv7511?rev=1347057300 对于xylon,它是商业IP核心。 用于android的android BOOT_HDMI.bin似乎是使用xylon logicvc ip core构建的。 选择适当的HDMI发送器IP内核后,创建一个默认的zynq_f***l项目,并生成比特流。 首先使用基本的Linux内核测试配置,看看thelinux帧缓冲输出是否正在运行。 你必须修改linux内核以支持使用页面翻转的android的双缓冲。 埃尔维斯·道森 |
|
|
|
只有小组成员才能发言,加入小组>>
2291 浏览 7 评论
2701 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2186 浏览 9 评论
3262 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2330 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
598浏览 1评论
1662浏览 1评论
159浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2311浏览 0评论
631浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-1 07:40 , Processed in 1.237898 second(s), Total 82, Slave 65 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191