完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，我正在尝试将一些信号路由到ML605板上的FMC连接器，频率为250 MHz。
我已经应用了4ns（250MHz）OFFSET_OUT约束，并且不能允许更多的放宽，这将超过允许的限制。 ISE工具指示这些IO引脚在4ns时的OFFSET_OUT约束失败。 我怎么知道我可以通过FMC连接器传输数据的最大频率。 需要帮助来解决它。 问候 阿基尔 
0
|
|
相关推荐
10个回答
|
|
|
您的问题与FMC连接器无关，但具有时序约束。
OFFSET OUT约束将取决于3个变量 1）您拥有的时钟拓扑 2）如果寄存器放在IOB或结构中 3）输出缓冲区的IOSTANDARD 请参见Virtex-6数据手册中的引脚对引脚时序部分，以快速概述1,2和3的不同实现的预期时序。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
谢谢回复。
我正在使用IOB进行输入和输出，但约束仍未达到。 至于数据表审查，我可以看到速度等级为-1的Virtex6器件，标题为“引脚到引脚设置/保持和时钟到输出”， TICKOFCS - I / O时钟的时钟输出 - 5.2， 这个5.2值告诉I / O时钟的时钟输出参数是什么？ 请帮忙。 问候 |
|
|
|
|
|
TICKOFCS - I / O时钟的时钟输出 - 5.2
时钟输入信号用于为输出寄存器提供时钟，使用最短（延迟）可能的直接（无PLL / DCM）路径。 从输入时钟上升沿到输出引脚数据的最大时间延迟是TICKOFCS 这个5.2值告诉I / O时钟的时钟输出参数是什么？ 您对术语的使用有点乱码。 您应该阅读UG612 Timing Closure用户指南的各个部分，其中详细描述了时序约束及其用法。 OFFSET OUT时序约束用于定义两个外部引脚之间的时序关系： 输入时钟 输出数据 OFFSET OUT与时钟频率或数据I / O比特率没有直接关系。 还有其他时序约束适用于时钟频率和比特率。 请参阅TIMESPEC PERIOD。 这有意义吗？ 对于新手来说，时间限制并不容易掌握。 它们旨在解决的问题并不简单。 - 鲍勃埃尔金德 签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。 阅读手册或用户指南。 你读过手册了吗？ 你能找到手册吗？2。 搜索论坛（并搜索网页）以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题，开始新的主题！5。 学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息（请与网页，数据表链接）.7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章，那么我一无所获。 |
|
|
|
|
|
>我正在使用IOB进行输入和输出
这不是我实际写的，因为你当然会有输入或输出的IOB。 区别在于REGISTER是放在IOB还是在结构（CLB）中。 发布失败的计时路径（请使用快递字体或代码插入按钮）。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
MCGETT，
我已在附件中复制了失败路径的报告。 请看一看。 另请注意，在ISE Map属性中，我启用了“IOB中的打包I / O寄存器”属性。 提前致谢。 阿基尔。 failing_path.txt 7 KB |
|
|
|
|
|
>我已在附件中复制了失败路径的报告。
时间报告中的一切看起来都很好。 您正在使用MMCM，寄存器已经打包在IOB中，为您提供5.3nS的时钟到时序。 您可以使用不同的IO标准稍微改善（ |
|
|
|
|
|
非常感谢这么详细的回答先生，这提供了很多见解，但在我真正关闭这个讨论之前，我最不感兴趣的是，应该有一些方法来找出我的最大通过量
在FPGA的数据手册中的/ O pad，我在哪里可以找到它？ 这样我就可以选择满足我设计速度需求的特定设备。 问候 |
|
|
|
|
|
在FPGA的数据手册中最大通过I / O焊盘，我在哪里可以找到？
对于Virtex-6器件，该信息可在器件系列数据手册DS152中找到。 GTX切换特性在表19中规定 以太网MAC交换特性在表38中规定 PCIe开关特性在表39中规定 表41中规定了串行I / O和DRAM接口切换特性 每个FPGA器件系列都有自己独立的数据表。 - 鲍勃埃尔金德 签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。 阅读手册或用户指南。 你读过手册了吗？ 你能找到手册吗？2。 搜索论坛（并搜索网页）以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题，开始新的主题！5。 学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息（请与网页，数据表链接）.7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章，那么我一无所获。 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2427 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1647
评论
淘帖
1414
