完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我正在查看ML605设计文件中的“Impedance Model”文档。
它位于.zip的pdf文件夹中。 我已经尝试在电子表格和我的PCB布局软件中复制这些跟踪宽度和间距计算,但我无法在两者之间达成一致。 根据该文件,指定的Core / Prepreg材料是Polyclad HR-370HR。 我找到了“POLYCLAD LAMINATE / PREPREG GRADE - PCL-FR-370 / PCL-FRP-370”的数据表,其中列出的介电常数为4.3到4.5。 ML605使用1盎司。 铜浇注和芯/预浸料厚度分别为3.5和3.4密耳。 顶部和底部外层镀层厚达2密耳。 使用这些值,我的PCB软件计算出外部微带的所需走线宽度为2.17mil,内部带状线为2.23mil,目标阻抗为50欧姆。 ML605文件说,外层需要4.5mil的痕迹,内层需要3.25mil。 ML605叠层是使用2D场解算器设计的吗? 或者我的介电常数是错误的? 我更喜欢设置我的PCB软件来自动处理阻抗控制网络的计算,但现在我想知道是否应该按照ML605文档为我的网络类定义跟踪宽度规则。 |
|
相关推荐
2个回答
|
|
唯一重要的事情是:
你想要什么样的阻抗 堆叠和设计规则指导您的电路板制造厂如何实现这些走线阻抗 复制ML605互连阻抗目标很好,但不要打扰ML605叠层的逆向工程。 请咨询您的裸板供应商。 - 鲍勃埃尔金德 签名:新手的自述文件在这里:http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结:1。 阅读手册或用户指南。 你读过手册了吗? 你能找到手册吗?2。 搜索论坛(并搜索网页)以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题,开始新的主题!5。 学生:复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息(请与网页,数据表链接).7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章,那么我一无所获。 |
|
|
|
p,联系您的电路板供应商。
或使用TDR测量电路板。 指导原则就是:它们可能是我们用于pcb供应商的。 并且阻抗的+/- 20%的变化不应成为问题(应该设计这种方差以确保您没有问题)。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2458 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1114浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-21 12:06 , Processed in 1.393926 second(s), Total 78, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号