完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
alexium写道:我已经设置了慢速。
这似乎没有任何改变。 然后我将驱动强度从8降低到4,现在一切看起来都不错。 不幸的是,我没有必要的工具来检查真实的信号形状,所以我只能建议这可能不是设计本身的问题。 消息由alexium编辑于04-23-2010 07:24 AM您是否将鼠标时钟信号直接用作时钟? 如果是这种情况并且速度很慢 上升和下降时间,这将使它对地面反弹非常敏感,因为它通常会 在阈值区域内度过了相当长的一段时间。 大多数设计师将慢速时钟视为标准 输入在另一个时钟上采样并可能被过滤。 当我设计慢速接口时 像I2C一样,我通常在时钟和数据信号上放置相同的滤波器以确保滤波器延迟 不会改变相对样本时间。 过滤器应该有足够的阶段来获得 在最坏情况信号上升时间的顺序消除毛刺。 HTH, 的Gabor - Gabor 在原帖中查看解决方案 |
|
|
|
|
|
|
|
至于过渡速度 - 我不知道。
显然,毛刺会阻止接收器正常工作。 我只是希望施密特触发某个地方(也许,我应该尝试实现一个简单的数字滤波器?)。 至于时钟域 - 我使用由鼠标接收器写入的寄存器,然后根据接收器产生的“data_received”信号由顶层架构读取。 这些寄存器也映射到VGA控制器的输入。我想强调一下我现在设计了VGA和PS / 2的事实。 实现设计,配置FPGA并开启电路板。 当我使用板上的开关禁用VGA信号生成时,PS / 2工作正常。 如果我打开VGA发生器 - PS / 2接收器再次开始工作不正常。 这就是为什么我认为这是一个交谈。我今天要做一些实验。 也许我会找到一些东西......消息由alexium编辑于04-23-2010 04:40 AM |
|
|
|
如果你有一个设计在VGA关闭时正常工作但在VGA打开时不能正常工作,
你可能有电源问题。 确保你的核心不会下垂 电压和可能由设计的PS2部分共享的任何Vcco功率。 如果您怀疑SSO问题而不是电源,请尝试设置VGA输出 减慢转换速度,甚至可能降低驱动强度,看它是否有任何影响。 问候, 的Gabor - Gabor |
|
|
|
我已经设定了SLOW。
这似乎没有任何改变。 然后我将驱动强度从8降低到4,现在一切看起来都不错。 不幸的是,我没有必要的工具来检查真实的信号形状,所以我只能建议这可能不是设计本身的问题。 消息由alexium于04-23-2010 07:24 AM编辑 |
|
|
|
alexium写道:我已经部分模拟了它。
我不确定如何在没有真正硬件的情况下验证VGA控制器和PS / 2发射器。 PS / 2接收器和其他模块的工作就像模拟中的魅力一样。非常感谢有关如何解决这个或问题的确切根源的任何想法。 消息由alexium编辑于04-22-2010 09:55 AM您可以建模PS / 2发射器和VGA控制器的对话。 ----------------------------是的,我这样做是为了谋生。 |
|
|
|
alexium写道:我已经设置了慢速。
这似乎没有任何改变。 然后我将驱动强度从8降低到4,现在一切看起来都不错。 不幸的是,我没有必要的工具来检查真实的信号形状,所以我只能建议这可能不是设计本身的问题。 消息由alexium编辑于04-23-2010 07:24 AM您是否将鼠标时钟信号直接用作时钟? 如果是这种情况并且速度很慢 上升和下降时间,这将使它对地面反弹非常敏感,因为它通常会 在阈值区域内度过了相当长的一段时间。 大多数设计师将慢速时钟视为标准 输入在另一个时钟上采样并可能被过滤。 当我设计慢速接口时 像I2C一样,我通常在时钟和数据信号上放置相同的滤波器以确保滤波器延迟 不会改变相对样本时间。 过滤器应该有足够的阶段来获得 在最坏情况信号上升时间的顺序消除毛刺。 HTH, 的Gabor - Gabor |
|
|
|
|
|
|
|
您需要知道的是过渡时间。
它可能完全不依赖于频率。 如果 信号为开漏,带有1K欧姆上拉电阻,整个网络为100 pf 快速计算R x C给出大约100 ns的上升时间。 这可能是一个 合理的上升时间仅为10 KHz循环时间的0.1%。 主动驱动的信号 在几纳秒的范围内会有上升时间。 什么时钟频率 你有抽样吗? 在50 MHz时,您可以添加一个5级毛刺滤波器 显着改变输入时序,这将清除时钟信号。 我的 滤波器通常是一个5级移位寄存器,然后是一个触发器,只有在所有5级时才会被设置 当所有5个阶段都为0时,它们为1并被清除。 HTH, 的Gabor - Gabor |
|
|
|
而已!
过滤PS / 2线解决了这个问题。有趣的是我在添加VGA之前已经在PS / 2输入上尝试了相同的滤波器,并且滤波器似乎破坏了正常的PS / 2控制器功能。 但现在一切都很棒。感谢您的帮助和建议。 |
|
|
|
只有小组成员才能发言,加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2428 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
755浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
365浏览 1评论
1961浏览 0评论
681浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 15:43 , Processed in 1.425229 second(s), Total 95, Slave 78 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号