[问答]

为什么PLL不会锁定？

问答对人有帮助，内容完整，我也想知道答案 0 你好，我一直在用户电路板设计上使用ST25RU3993，但尚未成功锁定PLL。我试图手动和使用auto命令设置VCO范围。我尝试了各种载波频率/基频/参考频率设置的组合。在尝试解决问题时，我注意到我只在VDD_B上获得了默认PLL设置和100kHz参考频率的电压波形。尝试计算N分频器并更改寄存器17,18,19中的设置会导致VDD_B上的读数为零。到目前为止，在所有测试中，我只看到了VDD_A上的几毫伏，但我知道这可能只是因为PLL尚未锁定。当我寻找正确的N分频器和锁定的PLL时，有人能告诉我在VDD_B上应该看到的内容吗？假设我可以根据VDD_B上的波形推断出有关PLL的任何信息，这是否合理？至于硬件，SPI和IRQ通信是正常的，没有时钟问题。我关心的是外部环路滤波器。我使用的是内部滤波器的默认设置，以及每个Radon板文档的15kohms，3.9nF和150pF的外部值。外部滤波器距IC读卡器约3/4英寸，因此放置不理想。过滤器放置在电路板上会影响它的功能，以至于它的值与评估板的价值会大不相同吗？过滤器放置不当会破坏PLL的锁定机会吗？谢谢，瑞安 #uhf-rfid-reader-st25ru3993＃st25ru3993 0
2019-8-12 10:09:46　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × wang21cj 该类别下有 44 个回答。邀请回答新星之火12138 该类别下有 41 个回答。邀请回答 chm5 该类别下有 39 个回答。邀请回答 hgimtk 该类别下有 33 个回答。邀请回答 HengDu 该类别下有 30 个回答。邀请回答 hwp0415229 该类别下有 28 个回答。邀请回答 jghgfdssas 该类别下有 28 个回答。邀请回答 kingnet6688 该类别下有 26 个回答。邀请回答颜刚YanG 该类别下有 26 个回答。邀请回答可口可甜该类别下有 26 个回答。邀请回答柱子图宁该类别下有 25 个回答。邀请回答 jenny042 该类别下有 25 个回答。邀请回答 kingnet9999 该类别下有 25 个回答。邀请回答 andyfly7 该类别下有 25 个回答。邀请回答麻酱该类别下有 25 个回答。邀请回答 zyh34997 该类别下有 25 个回答。邀请回答哼小曲该类别下有 24 个回答。邀请回答云汉007 该类别下有 24 个回答。邀请回答 ggfvxv 该类别下有 24 个回答。邀请回答 heks 该类别下有 24 个回答。邀请回答举报刘飞相关推荐 • GTP PLL锁定问题 2383 • PLL锁定指示电路设计有什么技巧？ 1889 • 如何手动缩短PLL锁定时间？ 3095 • AD9524 PLL1无法锁定而且PLL1 OUT无信号 2349 • 测量PLL锁定时间的方法有哪几种？ 1949 • AD9779A内部PLL无法锁定的原因是什么？ 1766 • AD9364 DATA_CLK送入FPGA，FPGA内部，为什么PLL不能锁定？ 3353 • 瞬态分析功能在脉冲、跳频及PLL频率锁定时间测试中的应用是什么 1717 • 通过手动选择频段缩短锁定时间的方案 1049 • ARM7 lpc2148采用中断方式打开PLL 5129 1个回答

答案对人有帮助，有参考价值 0 问题是与VDD_A引脚的焊点/连接不良。一旦建立与去耦电容的连接，锁定PLL并且VCO自动范围命令成功。连接良好后，即使在PLL锁定（V_EXT为3.3V）之前，VDD_A引脚也约为3V。因此，根据我的经验，如果VDD_A去耦电容上的电压很低，则可能是连接问题的迹象。

2019-8-12 10:19:37 评论举报刘飞