[问答]

PLL锁定指示电路设计有什么技巧？

问答对人有帮助，内容完整，我也想知道答案 0 PLL锁定指示电路该如何设计？ 0
2019-7-30 07:40:35　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × wanqing192 该类别下有 6 个回答。邀请回答 zsjjx 该类别下有 5 个回答。邀请回答 xiezhe272 该类别下有 5 个回答。邀请回答 raylue 该类别下有 5 个回答。邀请回答 wyerwwr 该类别下有 5 个回答。邀请回答 5616asaqwq 该类别下有 4 个回答。邀请回答谦谦三君子该类别下有 4 个回答。邀请回答 tianwuxue 该类别下有 4 个回答。邀请回答 60user76 该类别下有 4 个回答。邀请回答 sywnnt 该类别下有 4 个回答。邀请回答 safadaga 该类别下有 4 个回答。邀请回答 cnmz 该类别下有 4 个回答。邀请回答 Qwang_public 该类别下有 4 个回答。邀请回答 shenzhenqide 该类别下有 4 个回答。邀请回答 60user142 该类别下有 4 个回答。邀请回答 sdvjuwwrw 该类别下有 4 个回答。邀请回答 Topcbpcba 该类别下有 4 个回答。邀请回答 ZQW发烧友该类别下有 4 个回答。邀请回答 60user160 该类别下有 4 个回答。邀请回答 mashiquan123 该类别下有 4 个回答。邀请回答举报陈芳相关推荐 • 电荷泵锁相环电路锁定检测的基本原理，影响锁相环数字锁定电路的关键因子是什么？ 2364 • 为什么PLL不会锁定？ 3700 • GTP PLL锁定问题 2383 • ARM7 lpc2148采用中断方式打开PLL 5130 • 如何手动缩短PLL锁定时间？ 3095 • 使用CH340芯片进行电路设计有哪些注意事项 1300 • AD9524 PLL1无法锁定而且PLL1 OUT无信号 2349 • 测量PLL锁定时间的方法有哪几种？ 1949 • ADMP504构建指向性麦克风其中的延时电路设计有什么方案吗？ 1183 • R5F212L4芯片烧录电路设计 2123 2个回答

答案对人有帮助，有参考价值 0 鉴相器和电荷泵原理图从分类开始。PLL锁定指示分为模拟锁定指示和数字锁定指示两种：数字锁定指示，以及模拟锁定指示。数字锁定指示：当PFD的输入端连续检测到相位误差小于15ns的次数为3(5)次，那么PLL就会给出数字锁定指示。数字锁定指示的工作频率范围：通常为5kHz~50MHz。在更低的PFD频率上，漏电流会触发锁定指示电路；在更高的频率上，15ns的时间裕度不再适合。在数字锁定指示的工作频段范围之外，推荐使用模拟锁定指示。模拟锁定指示：对电荷泵输入端的Up脉冲和Down脉冲进行异或处理后得出的脉冲串。所以当锁定时，锁定指示电路的输出为带窄负脉冲串的高电平信号。图为一个典型的模拟锁定指示输出（MUXOUT输出端单独加上拉电阻的情况）。模拟锁定指示的输出级为N沟道开漏结构，需要外接上拉电阻，通常为10KOhm~160kohm。我们可以通过一个积分电路（低通滤波器）得到一个平坦的高电平输出，如图所是的蓝色框电路。误锁定的一个条件：参考信号REFIN信号丢失。当REFIN信号与PLL频合器断开连接时，PLL显然会失锁；然而，ADF41xx系列的 PLL，其数字锁定指示用REFIN时钟来检查是否锁定，如果PLL先前已经锁定，REFIN时钟突然丢失，PLL会继续显示锁定状态。解决方法是使用模拟锁定指示。当VCXO代替VCO时，是PLL常常失锁的原因。以 ADF4001 为例说明。VCXO 的输入阻抗通常较小（相对于 VCO 而言），大约为 100kohm。这样 VCXO 需要的电流必须由 PLL 来提供。PFD=2MHz， Icp=1.25mA，Vtune=4V，VCXO 输入阻抗=100kohm，VCXO 控制口电流=4/100k=40uA。在 PFD 输入端，用于抵消 VCXO 的输入电流而需要的静态相位误差等于：因为 16ns>15ns，所以，数字锁定指示为低电平。

2019-7-30 15:28:28 评论举报王璨

答案对人有帮助，有参考价值 0 解决方法1. 使用模拟锁定指示。 2. 使用更高的电荷泵电流来减小静态相位误差。增大环路滤波器电容，使放电变缓。

2019-7-30 15:28:38 评论举报楚红梅