完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨！
我使用Xilinx EDK创建了一个自定义IP，没有什么特别的，只是向导创建的默认IP，它连接到AXI Lite。 它还使用一个寄存器为用户逻辑创建了模块。 （附带用户逻辑文件） 地址范围是0x77E00000到0x77E0FFFF 现在，如果我尝试写入IP寄存器并将其读回，则它保持为0。 我错了吗？ 我认为默认版本可以立即使用，所以我必须错过必要的东西。 你能告诉我我错过了什么吗？ 我使用的代码是 int main（） { Xuint32 * ptr =（Xuint32 *）XPAR_IP_0_BASEADDR; init_platform（）; * ptr = 0x00020003; 而（1） { putnum（* PTR）; 打印（ “ n r”）; } 返回0; 我试过的另一个版本，但结果相同 int main（） { int i = 0x00020003; int addr = XPAR_PUF_ROLLOUT_0_BASEADDR; init_platform（）; 而（1） { Xil_Out32（addr，i）; print（“从IP读取：”）; putnum（Xil_In32（ADDR））; 打印（ “ n r”）; } 返回0; 系统视图（IP为puf_rollout_0） 地址 提前致谢 ：） user_logic.v 9 KB 
0
|
|
相关推荐
3个回答
|
|
|
|
|
|
|
|
|
我更改了user_logic.v，并按以下方式将其导出到我的C程序
//实现从模型寄存器 总是@（posedge Bus2IP_Clk） 开始 if（Bus2IP_Resetn == 1'b0） 开始 // slv_reg0我改变了什么： 在重置时我没有写slv_reg_read_sel上的零值默认值是1而不是0但是我仍然得到零，这是否意味着我尝试读取的地址不是寄存器？ 但是我必须使用哪一个？ 最好的祝福！ |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2372 浏览 7 评论
2790 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2257 浏览 9 评论
3331 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2421 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
745浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
531浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
349浏览 1评论
749浏览 0评论
1950浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1256
评论
淘帖
3121
