完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1854
|
嗨，
我正在通过App。 关于如何连接CRII CPLD中的LED的说明805。 该说明提到CPLD可以在LED的情况下吸收电流，即。 如果连接的引脚处于逻辑0，那么LED将发光，反之亦然。如果连接的引脚被强制为逻辑1，那么LED可能会发光，即。 可以使用CPLD来获取电流。 可能是什么问题？ 这种情况有什么工作吗？ 此外，Spartan 3系列系列是否相同？ 谢谢你的时间。 阿文德古普塔 
0
|
|
相关推荐
5个回答
|
|
|
G，
输出可以编程为吸收和源（标准CMOS），或仅吸收（驱动“1”时为CMOS三态），或仅为源（驱动“0”时为CMOS三态）。 您可以控制设计中的三态引脚。 如果您愿意，您可以使用它，或者根本不使用它。 IO引脚能够驱动最小的指定电流，但可能很容易驱动10倍，因此应始终与LED串联使用适当的电阻值以限制电流。 由于LED是二极管，因此在反向偏置条件下（当它为OFF时）将没有电流。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
@g_arvind，
您可以在LED连接的输出引脚上接收或提供电流。 但是，你应该照顾最终的VCCO银行电流！ 每个银行供电电流都有限制，超出此范围会损害您的设备。 侯赛因 |
|
|
|
|
|
E，
如果使用电阻限制IO上的电流，则实际上不可能。 每个器件和每个存储体都有反向电流限制，用于信号完整性（闭锁）。 低于地电压，高于Vcco。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
@austin，
你是对的。 我应该考虑二极管/ LED的反向电流。 然而，对于其他情况，这个规则可以应用我的意思是，如果我们有一些线性负载 - 或者我们可以处理LED的反向电流 - 那么我们可以将电流提供到银行VCCO的最大持久电流，对吧？ 谢谢， 侯赛因 |
|
|
|
|
|
E，
这不是我们自己指定的东西：如果一个库中有40个16 mA驱动器，那么在超过Vcco的当前容量之前，您可能会超过同步开关输出规则（SSO）。 这些工具不适用于FPGA，但使用CPLD时，您必须查看信号完整性仿真以查看SSO是否正常。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1151浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
583浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
449浏览 1评论
2004浏览 0评论
728浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
947
