完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
CRII CPLD建议的最低频率是多少。 我可以提供20 / 50Hz时钟信号作为输入。 另外,我可以为此使用555定时器/运算放大器振荡器吗? 感谢致敬, 阿文德古普塔 |
|
相关推荐
3个回答
|
|
时钟没有分钟,你还有什么时间?
-------------------------------------------------- -----------------------不要忘记回答,kudo,并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
感谢您的答复。
有时需要10 ms / 20 ms等延迟。 对于这种特征,需要计算时钟脉冲的数量。 如果系统时钟在MHz范围内,则计数器的大小会增加。 因此,如果我将慢速时钟作为第二个时钟输入,则会减小计数器的大小。 问候, 阿文德古普塔 |
|
|
|
这是有意义的,还有时钟分频器可以分为2到16倍,如果需要可以帮助减慢时钟速度
-------------------------------------------------- -----------------------不要忘记回答,kudo,并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
只有小组成员才能发言,加入小组>>
2383 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2263 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2430 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
757浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
547浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
369浏览 1评论
1965浏览 0评论
684浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-24 12:18 , Processed in 1.374216 second(s), Total 81, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号