完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1255
|
我正在尝试为sel = 0时充当乘数的电路编写VHDL代码，并在sel = 1时充当乘数累加器，代码如下
库IEEE;使用IEEE.STD_LOGIC_1164.ALL;使用IEEE.NUMERIC_STD.ALL; - 如果在此代码中实例化 - 任何Xilinx原语，则取消注释以下库声明.-- library UNISIM; - 使用UNISIM.VComponents.all; 实体复合体isPORT（a：在std_logic_vector（15 downto 0）; b：在std_logic_vector（15 downto 0）; sel：在std_logic中; clk：在std_logic中; prod：out std_logic_vector（31 downto 0））; end complex; 体系结构复杂的信号产品的行为：std_logic_vector（31 downto 0）;信号乘法：std_logic_vector（31 downto 0）;信号Mux_Out：std_logic_vector（31 downto 0）;信号添加：std_logic_vector（31 downto 0）; 开始 乘以Mux_Out“00000000000000000000000000000000”;补充说 问题是当我在isim上模拟这个代码时，累加器会在时钟的下降沿而不是时钟的上升沿发生变化。 
0
|
|
相关推荐
3个回答
|
|
|
None
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
3123 浏览 7 评论
3412 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2877 浏览 9 评论
3971 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
3062 浏览 15 评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
1335浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
1176浏览 1评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
3714
