完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
|
|
相关推荐
3个回答
|
|
|
曼彻斯特编码非常简单。
如果您正在尝试将其驱动到FPGA的引脚（设计的顶层输出），则可以使用ODDR2触发器来执行此操作。 在FPGA内部使用曼彻斯特编码没有多大意义，但是如果你想要一个比特率运行两倍的时钟。 “库指南”显示了如何实例化ODDR2。 如果您有一个数据信号“DATA”，曼彻斯特编码输出“MANCH”和一个时钟“CLK”，您可以将端口挂钩，如： S =>'0' R =>'0' CE =>'1' D0 =>不是DATA D1 => DATA C0 => CLK C1 =>不是CLK O => MANCH 将属性DDR_ALIGNMENT设置为C0。 这一切都假设您正在使用CLK的上升沿进行DATA。 - Gabor |
|
|
|
|
|
感谢您的信息，但我找不到ODDR2符号，它是否在库中我必须单独下载？
|
|
|
|
|
|
有趣。
我们有一个遗留实现，最初是在ASIC中完成的，由于过时原因我转换为FPGA。 我基本上复制了曼彻斯特编码块，它使用更高频率的时钟和计数器来定义何时曼彻斯特位需要改变极性而没有多想，但使用ODDR2和时钟使能是一种可能节省一些实现空间的不同方法。我将 调查！ ----------“我们必须学会做的事情，我们从实践中学习。” - 亚里士多德 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2428 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
365浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1207
评论
淘帖
1366
