完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
亲爱的先生:
可以通过外部CLK同步多个54 LP芯片吗?如果可以,它的同步精度如何?微米秒?非常感谢。 当做 年轻的 以上来自于百度翻译 以下为原文 Dear sir: Could many 54LP chips be synchronized by an external clk? If can be, how about its synchronization accuracy? micron sec ? Thank you very much. Regards young |
|
相关推荐
5个回答
|
|
同步PSoC的时钟已经讨论过,这是不可能的。
但从几个PSoCs ADCs可以通过发送一个外部SOC信号传送到ADC完成。 因为(总是一个很好的做法)这个信号是同步的内部时钟,你可能会去一到两个时钟周期,在60MHz像30ns运行时。从那里startsmay ADC实际上取决于预分频点(我不是与ADC内部相当)但不会超过因子4。所以你可以很确定在同一微秒启动ADC。 如果这是不足够的,创建一个所谓的“例如我”:在这页的顶部- >;支持&;社区>;技术支持- >;创建一个例如我。 鲍勃 以上来自于百度翻译 以下为原文 Synchronizing the PSoC's clocks was discussed before, that was not possible. But STARTING the ADCs of several PSoCs can be done by sending out an external SOC-signal that is routed to the ADCs. Since (as always a good practice) this signal is synchronized to the internal clock you may be off for one to two clock cycles which is when running at 60MHz something like 30ns. The point from where the ADC actually starts may depend on a pre-divider (I am not quite fit with the ADC internals) but that will not be more than factor 4. So you can be quite sure to start your ADCs within the same microsecond. If this is not sufficent, create a so-called "MyCase": At top of this page -> Support&Community->Technical Support ->Create a MyCase. Bob |
|
|
|
你好,专家:
许多psoc5 ADCs(如果我最后选择芯片为控制器)需要同步和采样频率将约1-4千赫。外部选通信号将触发ADC转换。我需要知道CY8C54能完成这项任务。 非常感谢。 当做。 年轻的 以上来自于百度翻译 以下为原文 HI,expert:: The ADCs of many PSOC5 (if I finally choose the chip as the controller) need to be synchronized, and the sample frequency will be about 1-4 KHz. The external strobe signal will trigger the conversion of ADC. I need to know if the CY8C54LP could fulfill the task. Thank you very much. Regards. Young |
|
|
|
你可以申请一个案子来检查我,但我相信SAR有
固定采样时间前端与Delsig。所以如果你想尝试 与此同时SAR会组成多个信号 选择的。或者使用单独的S/H并同步它们,以便使用。 DelSig。这是在创建者中的SAMPE跟踪和保持组件。 注意你当然要考虑噪音和下垂/准确性权衡 S/H方法。 问候,Dana。 以上来自于百度翻译 以下为原文 You might file a CASE to check me on this, but I believe the SAR has a fixed sampling time front end vs the DelSig. So if you are trying to sample several signals at precisely the same time SAR would be component of choice. Or use separate S/H and synch them so that you can use DelSig. Thats the Sampe Track and Hold component in Creator. Note of course you have to consider noise and droop/accuracy tradeoffs of the S/H approach. Regards, Dana. |
|
|
|
CY8C54-LP系列不包含Delsig ADC
鲍勃 以上来自于百度翻译 以下为原文 The CY8C54-LP family doesn't contain a DelSig ADC Bob |
|
|
|
但是,56个家庭的一些成员。
问候,Dana。 以上来自于百度翻译 以下为原文 But some members of the 56 family do. Regards, Dana. |
|
|
|
只有小组成员才能发言,加入小组>>
754个成员聚集在这个小组
加入小组2101 浏览 1 评论
1848 浏览 1 评论
3666 浏览 1 评论
请问可以直接使用来自FX2LP固件的端点向主机FIFO写入数据吗?
1783 浏览 6 评论
1533 浏览 1 评论
CY8C4025LQI在程序中调用函数,通过示波器观察SCL引脚波形,无法将pin0.4(SCL)下拉是什么原因导致?
564浏览 2评论
CYUSB3065焊接到USB3.0 TYPE-B口的焊接触点就无法使用是什么原因导致的?
418浏览 2评论
CX3连接Camera修改分辨率之后,播放器无法播出camera的画面怎么解决?
434浏览 2评论
380浏览 2评论
使用stm32+cyw43438 wifi驱动whd,WHD驱动固件加载失败的原因?
911浏览 2评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-21 21:22 , Processed in 1.126120 second(s), Total 85, Slave 68 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号