利用ISE13.4研究XC6SLX75T发生错误

嗨，大家好，
我正在研究XC6SLX75T，工具：ISE13.4。
XST中的设备利用率摘要低于切片寄存器数量9071932969％切片LUT数量115694664824％完全使用的LUT-FF对数量58321480839％已绑定IOB数量16329255％块RAM数量/ FIFO3917222％BUFG / BUFGCTRL数量91656％
但是当它变成maping时，这是一个错误：
地点：543  - 由于设计和/或约束的复杂性，此设计不适合此设备中可用的切片数量。
未按类型放置的实例：
FF 76（16.6）LUT 10（28.6）BLOCKRAM 25（67.6）
请评估以下内容：
- 如果存在用户定义的约束或区域组：请查看下面的“用户定义的约束”部分，以确定可能影响此设计拟合的约束。
评估它们是否可以移动，移除或调整大小以允许拟合。
验证它们是否与时钟区域限制重叠或冲突。
有关时钟区域使用的更多详细信息，请参阅MAP日志文件（* map）中的时钟区域报告。
- 如果放置LUT有困难：尝试使用MAP LUT组合选项（映射lc区域|自动|关闭）。
- 如果放置FF有困难：评估设计中控制集的数量和配置。
我已将LUT组合设置为自动（地图属性），将Ram风格设置为分布式（XST HDL选项）



以下为原文

Hi .everyone,
I am working on XC6SLX75T, tool:ISE13.4.

Device Utilization Summary  in XST is below

Number of Slice Registers 9071 93296 9%
Number of Slice LUTs 11569 46648 24%
Number of fully used LUT-FF pairs 5832 14808 39%
Number of bonded IOBs 163 292 55%
Number of Block RAM/FIFO 39 172 22%
Number of BUFG/BUFGCTRLs 9 16 56%

But when it maping ,these is a error:
Place:543 - This design does not fit into the number of slices available
in this device due to the complexity of the design and/or constraints.
Unplaced instances by type:
FF 76 (16.6)
LUT 10 (28.6)
BLOCKRAM 25 (67.6)
Please evaluate the following:
- If there are user-defined constraints or area groups:
Please look at the "User-defined constraints" section below to determine
what constraints might be impacting the fitting of this design.
Evaluate if they can be moved, removed or resized to allow for fitting.
Verify that they do not overlap or conflict with clock region restrictions.
See the clock region reports in the MAP log file (*map) for more details
on clock region usage.
- If there is difficulty in placing LUTs:
Try using the MAP LUT Combining Option (map lc area|auto|off).
- If there is difficulty in placing FFs:
Evaluate the number and configuration of the control sets in your design.

And I had set LUT Combining to Auto(Map Properties) and Ram Style to Distributed(XST HDL options)