为什么改变长度会导致系统未通过测试？

我将可变长度从9位更改为32位，系统未通过测试。
我不确定为什么更改导致失败，因为逻辑方面它不应该影响测试结果（因为frame_sync_width没有在任何地方处理，逻辑应该被更改。这个更改是否导致任何时序更改？）。
以下是我对每个文件所做的更改。
registers.v：
old：output [8：0] dpll_clk_count;
reg [8：0] dpll_clk_count;
dpll_clk_count
`DPLL_CLK_COUNT_REGISTER：dpll_clk_count
usrt.v：
旧：
wire [8：0] dpll_clk_count;
dpll dpll_c（.rx_clk_out（dpll_rx_clk）,. tx_clk_out（dpll_tx_clk）,. dplla（dplla）,. rx_data（rx_data）,. enable_dpll（rx_clk_dpll）,. enable_phase_shift（enable_phase_shift）,. fm_mode（fm_mode）,. manchester_mode（manchester_mode）
，.dpll_clk_count（dpll_clk_count）,. redset（reset）,. clk（bgr_clk_out））;
新：
wire [31：0] dpll_clk_count;
wire [5：0] frame_sync_width;
assign frame_sync_width = colin_en？
dpll_clk_count [31:26]：'bz;
dpll dpll_c（.rx_clk_out（dpll_rx_clk）,. tx_clk_out（dpll_tx_clk）,. dplla（dplla）,. rx_data（rx_data）,. enable_dpll（rx_clk_dpll）,. enable_phase_shift（enable_phase_shift）,. fm_mode（fm_mode）,. manchester_mode（manchester_mode）
，.dpll_clk_count（dpll_clk_count [8：0]）,. redset（reset）,. clk（bgr_clk_out））;
registers.v文件用作usrt.v中的模块。
*论坛管理员删除了附件



以下为原文

I changed the variable length from 9 bits to 32 bits and the system failed the test. I am not sure why the change causes the failure because logic-wise it shouldn't affect the test result (since the frame_sync_width is not being handled anywhere, the logic should be changed. Is this change cause any timing change? ). The following is the changes I have made on each file.

registers.v:

old: output [8:0] dpll_clk_count;     
       reg   [8:0]   dpll_clk_count;
       dpll_clk_count <= 8'b00000100;//default to 32 clocks
      `DPLL_CLK_COUNT_REGISTER  : dpll_clk_count <= cpu_wr_data[8:0];
       `DPLL_CLK_COUNT_REGISTER      : reg_data = {23'b0,dpll_clk_count};
new: output [31:0] dpll_clk_count;
          reg   [31:0]   dpll_clk_count;
          dpll_clk_count <= 32'h4;//default to 32 clocks      
           `DPLL_CLK_COUNT_REGISTER : dpll_clk_count <= cpu_wr_data;
          `DPLL_CLK_COUNT_REGISTER      : reg_data = dpll_clk_count;

usrt.v:
old:
  wire   [8:0] dpll_clk_count;

      
dpll dpll_c (
.rx_clk_out(dpll_rx_clk),
.tx_clk_out(dpll_tx_clk),
.dplla(dplla),
.rx_data(rx_data),
.enable_dpll(rx_clk_dpll),
.enable_phase_shift(enable_phase_shift),
.fm_mode(fm_mode),
.manchester_mode(manchester_mode),
.dpll_clk_count(dpll_clk_count),
.reset(reset),
.clk(bgr_clk_out)
);
new:
        wire [31:0] dpll_clk_count;
        wire [5:0] frame_sync_width;
        assign frame_sync_width = colin_en ? dpll_clk_count[31:26] : 'bz;

dpll dpll_c (
.rx_clk_out(dpll_rx_clk),
.tx_clk_out(dpll_tx_clk),
.dplla(dplla),
.rx_data(rx_data),
.enable_dpll(rx_clk_dpll),
.enable_phase_shift(enable_phase_shift),
.fm_mode(fm_mode),
.manchester_mode(manchester_mode),
.dpll_clk_count(dpll_clk_count[8:0]),
.reset(reset),
.clk(bgr_clk_out)
);


The registers.v file is used as a module in usrt.v.

*attachments removed by Forums admin