完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
这是关于avnet aes-s6dev-lx150t-g。
该电路板的原理图显示(https://www.em.avnet.com/Support ... -sch-revd090810.pdf)与FMC连接器的FPGA连接。 FMC2连接器引脚D8和D9对连接到2个不同的FPGA引脚对,导致两个FPGA引脚短路如下。 FMC2引脚编号网名FPGA引脚 D8 FMC2_LA01_CC_P V11,V12(短路) D9 FMC2_La01_CC_N W12,V10(短路) 此外,它注意到FMC连接使用FPGA上的2个引脚,但FMC引脚C22和C23转到bank 1,而所有其他FMC连接器转到bank 2.是否可能实际使用其中一个短路引脚对 而不是这个银行1连接。 请尽快确认。 以上来自于谷歌翻译 以下为原文 This is in regards to an avnet aes-s6dev-lx150t-g. The schematics for this board show (https://www.em.avnet.com/Support ... -sch-revd090810.pdf) FPGA connections to the FMC connectors. FMC2 connector pin D8 and D9 pair are connected to 2 different FPGA pin pairs resulting in the two FPGA pins being shorted as follows. FMC2 Pin Number Net Name FPGA Pin D8 FMC2_LA01_CC_P V11, V12 (shorted) D9 FMC2_La01_CC_N W12, V10 (shorted) In addition its noted that the FMC connection uses 2 pins on the FPGA but, FMC pins C22 and C23 go to bank 1 whereas all the other FMC connectors go to bank 2. Is it possible that one of the shorted pin pairs should actually be used instead of this bank 1 conneciton. Please confirm ASAP. |
|
相关推荐
1个回答
|
|
它是安富利制造板。所以我建议你在这里与你的航空公司联系,他会是一个合适的人来指导你。
您可以从以下链接http://www.xilinx.com/company/sales/ww_disti.htm找到它们的联系方式(该链接可以指向http://www.xilinx.com/company/contact/auth-disti) -table.htm) _______________________________________________如果有助于解决您的查询,请将此帖子标记为“接受为解决方案”。 因此,它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复,请给予此帖子称赞。 以上来自于谷歌翻译 以下为原文 It is Avnet make board. So I would recommend you here is to talk to your Avnet FAE he would be a right person to guide you on this. You can find contact details of them from the following link http://www.xilinx.com/company/sales/ww_disti.htm (That link can guide to http://www.xilinx.com/company/contact/auth-disti-table.htm) ________________________________________________ Please mark this post as an "Accept as solution" in case if it helped to resolve your query. So that it will help to other forum users to directly refer to the answer. Give kudos to this post in case if you think the information is useful and reply oriented. |
|
|
|
只有小组成员才能发言,加入小组>>
2427 浏览 7 评论
2828 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2295 浏览 9 评论
3377 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2467 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1264浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
591浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
455浏览 1评论
2009浏览 0评论
735浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-26 05:15 , Processed in 1.606493 second(s), Total 77, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号