[问答]

请问信号发生器的PLL BW以优化相位噪声是否可以调整？

问答对人有帮助，内容完整，我也想知道答案 0 信号发生器基础知识和新应用的问题与解答 2013年1月30日的网络直播问题：您是否可以调整信号发生器的PLL BW以优化相位噪声？以上来自于谷歌翻译以下为原文 Questions and Answers to Signal Generator Fundamentals and New Applications Webcast on 30 January 2013 Question: Can you adjust the signal generator’s PLL BW to optimize for phase noise? 0
2019-7-19 08:25:02　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × kingnet_52040 该类别下有 195 个回答。邀请回答 60user7 该类别下有 81 个回答。邀请回答蓝色冰汐该类别下有 45 个回答。邀请回答醉狼工作室该类别下有 41 个回答。邀请回答 ianwhoani 该类别下有 30 个回答。邀请回答 dkhwakd 该类别下有 25 个回答。邀请回答 aaabbb567 该类别下有 23 个回答。邀请回答 e08506806 该类别下有 20 个回答。邀请回答 szzjfyp 该类别下有 18 个回答。邀请回答 sonia87 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 zouqinxiang 该类别下有 15 个回答。邀请回答 xj5548 该类别下有 15 个回答。邀请回答 daichuangs 该类别下有 14 个回答。邀请回答 derek88 该类别下有 14 个回答。邀请回答 hzmbs2016 该类别下有 12 个回答。邀请回答 JST2006 该类别下有 12 个回答。邀请回答 bisong13 该类别下有 11 个回答。邀请回答 hu_wflllllllg21 该类别下有 11 个回答。邀请回答 fichesw 该类别下有 11 个回答。邀请回答举报李欢相关推荐 • 请问一下有没有具速度和低相位噪声优势的信号发生器？ 1095 • 以函数/任意波形发生器为例的带限噪声信号产生方法介绍 3749 • 时钟发生器的相位噪声和抖动性能为什么会影响到数据转换器？ 2729 • 信号发生器设置初相位的问题 4288 • 相位噪声实验的信号发生器频率是多少 1251 • 请问怎样去设计一种高斯白噪声发生器？ 1545 • 超低抖动时钟发生器与串行链路系统性能的优化 1903 • 请问有什么IC可以为数据缓冲器ADCLK925提供2.5GHz的时钟呢？ 2298 • 关于信号发生器的疑问，请求高手帮助~ 2352 • 基于FPGA和DDS的数字调制信号发生器该怎么设计？ 1282 1个回答

答案对人有帮助，有参考价值 0 答：这取决于信号发生器。在许多型号上，PLL带宽设计为无法调整。但是某些型号（例如PSG）确实允许用户为参考振荡器选择五种不同带宽中的一种。此外，带选件UNY的PSG单元在合成器部分提供两个PLL带宽。这使用户能够针对150 kHz的偏移优化相位噪声。以上来自于谷歌翻译以下为原文 Answer: It depends on the signal generator. On many models, the PLL bandwidth is designed in and cannot be adjusted. But some models, such as the PSG, do allow the user to select one of five different bandwidths for the reference oscillator. Additionally, PSG units with option UNY offer two PLL bandwidths in the synthesizer section. This enables the user to optimize phase noise for offsets 150 kHz.

2019-7-19 08:44:20 评论举报李欢