完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
作为主题的状态，我感兴趣的是改变我的PSO55LP开发板上的24 MHz晶体和18.5 MHz晶体。这会给我带来什么问题，还是我可以换掉？
以上来自于百度翻译 以下为原文 As the subject states, I am interested in changing the 24 MHz crystal on my PSoC5LP development board to and 18.5 MHz crystal. Will this cause me any problems or can I just swap it and go? 
0
|
|
相关推荐
2个回答
|
|
|
USB需要在PSoC上48兆赫，为什么使用24兆赫×2。
如果需要另一个频率，请考虑分数为4的PSoC。 时钟分频器，或使用Verilog生成一个分频器到Gen 18.5兆赫。注意这些技术的缺点是时钟抖动。 以及绝对精度，由于该技术的有限分辨率。 HTTP://www. CyPress？COM/？Id＝2401讨论在页面的下半部分 谷歌“Verilog分数时钟除法器”，你会得到很多点击。 问候，Dana。 以上来自于百度翻译 以下为原文 USB needs 48 Mhz on PSOC, why 24 Mhz is used X 2. If you need another frequency consider PSOC 4 which has fractional clock dividers, or using verilog to generate a fractional divider to gen the 18.5 Mhz. Note the downside is clock jitter in these techniques. As well as absolute accuracy due to finite resolution of the technique. http://www.cypress.com/?id=2401 Discussion half way down the page Google "verilog fractional clock dividers", you will get a lot of hits. Regards, Dana. |
|
|
|
|
|
另一种方法，使用PSoC实现的PLL乘法器，
附上一些基本信息。 问候，Dana。 DeYSTIFFIN -PLPL.PDF 1兆字节 以上来自于百度翻译 以下为原文 Another approach, use a PSOC implemted PLL multiplier, attached some basic info. Regards, Dana.
|
|
|
|
|
只有小组成员才能发言，加入小组>>
754个成员聚集在这个小组
加入小组2106 浏览 1 评论
1853 浏览 1 评论
3671 浏览 1 评论
请问可以直接使用来自FX2LP固件的端点向主机FIFO写入数据吗？
1788 浏览 6 评论
1536 浏览 1 评论
CY8C4025LQI在程序中调用函数，通过示波器观察SCL引脚波形，无法将pin0.4(SCL)下拉是什么原因导致？
572浏览 2评论
CYUSB3065焊接到USB3.0 TYPE-B口的焊接触点就无法使用是什么原因导致的？
424浏览 2评论
CX3连接Camera修改分辨率之后，播放器无法播出camera的画面怎么解决？
438浏览 2评论
386浏览 2评论
使用stm32+cyw43438 wifi驱动whd，WHD驱动固件加载失败的原因？
916浏览 2评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1228
评论
淘帖
2365
