请问有什么其他解决方案来生成2 RX的时钟吗？

你好，
我目前正在使用XC6SLX25T Spartan 6 FPGA。
我想使用两个GTP收发器。
我正在使用TXBUFFER和RXBUFFER（带时钟恢复）。
在每种情况下，TXDATA和RXDATA的宽度均为32位。
由于四个字节的TX / RXDATAWITH，我需要为TXUSRCLK0，TXUSRCLK1，TXUSRCLK20，TXUSRCLK21，RXUSRCLK0，RXUSRCLK1，RXUSRCLK20和RXUSRCLK21生成时钟信号。
对于两个TX，我使用了UG386（v2.2）中给出的设计，第75页的图3-7，BUFIO2，DCM_SP和一些BUFG原语。
要将四个GTPCLKOUT信号（2 x TX，2 x RX）路由到正确的BUFIO2，我在第19页的UG382（v1.8）中找到了表1-3，并在UCF文件中创建了相关条目。
我的第一个想法是以相同的方式为2 RX生成时钟，但是当我解释第27页的UG382（v1.8）中的图1-10中的框图正确时，只能通过BUFIO2_X2Y26up达到2个DCM_SP原语
到BUFIO2_X2Y29
有没有其他解决方案来生成2 RX的时钟？
谢谢。



以下为原文

Hello,
I'm currently working with the XC6SLX25T Spartan 6 FPGA. I want to use both GTP-Transceivers. I'm using TXBUFFER and RXBUFFER (with clock recovery). The width of TXDATA and RXDATA is 32 bit in each case.

Because of the TX/RXDATAWITH of four bytes I need to generate the clock signals for TXUSRCLK0, TXUSRCLK1, TXUSRCLK20, TXUSRCLK21, RXUSRCLK0, RXUSRCLK1, RXUSRCLK20 and RXUSRCLK21. For both TX I used the design given in UG386 (v2.2) Figure 3-7 on page 75 with BUFIO2, DCM_SP and some BUFG primitives. To route the four GTPCLKOUT signals (2 x TX, 2 x RX) to the correct BUFIO2 I found the table 1-3 in UG382(v1.8) on page 19 and made the relevant entries in the UCF file.

My first idea was to generate the clocks for the 2 RX in the same way but when I interpret the block diagram Figure 1-10 in UG382(v1.8) on page 27 correct, it is only possible to reach 2 DCM_SP primitives via BUFIO2_X2Y26 up to BUFIO2_X2Y29.

Is there any other solution to generate the clock's for the 2 RX?

Thanks.